Блок пам’яті
Номер патенту: 60116
Опубліковано: 15.09.2003
Автори: Протівень Ігор Олександрович, Дженюк Наталія Володимирівна, Коробкін Сергій Миколайович, Соловйова Марія Михайлівна, Пєнцов Олександр Олександрович, Серков Олександр Анатолійович
Формула / Реферат
Блок пам'яті, що включає до свого складу накопичувач, дешифратор та регістр адреси, який відрізняється тим, що до нього включено додатковий накопичувач, дві схеми генерації контрольних розрядів та схему контролю, причому входи першої схеми генерації контрольних розрядів підключені до відповідних входів інформаційного каналу, а виходи підключені до відповідних входів додаткового накопичувача, виходи якого у свою чергу підключені до входів схеми контролю, входи другої схеми генерації контрольних розрядів підключені до виходів основного накопичувача, а виходи другої схеми генерації контрольних розрядів підключені до відповідних входів схеми контролю.
Текст
Блок пам'яті, що включає до свого складу накопичувач, дешифратор та регістр адреси, який Винахід відноситься до елементів обчислювальної техніки, а саме до пристроїв пам'яті цифрових обчислювальних машин Відомий блок пам'яті, що включає до свого складу накопичувач, дешифратор та регістр адресу [1] Пристрій дозволяє накопичувати та видавати інформацію Однак в умовах дії електромагнітних завад виникають збої у роботі пристрою Електромагнітні завади викликають на електродах, що зроблені з провідного матеріалу, додатковий струм, велич якого здатна викликати часткову чи повну втрату інформації Крім того, суттєвим недоліком є неможливість перевірки хибності інформації при її зчитуванні Вказаний недолік частково усунено у відомому пристрої [2] за допомогою конструктивних рішень А саме, за допомогою зменшення розмірів петель на які наводиться електромагнітна завада, при цьому зменшується імовірність виникнення збоїв у роботі блоку пам'яті Однак суттєвим недоліком лишається неможливість перевірки хибності інформації при її зчитуванні В основу винаходу покладено задачу підвищення надійності роботи блоку пам'яті шляхом здійснення перевірки хибності інформації при її зчитуванні Блок пам'яті містить в собі накопичувач, де відрізняється тим, що до нього включено додатковий накопичувач, дві схеми генерації контрольних розрядів та схему контролю, причому входи першої схеми генерації контрольних розрядів підключені до ВІДПОВІДНИХ входів інформаційного каналу, а виходи підключені до ВІДПОВІДНИХ ВХОДІВ додаткового накопичувача, виходи якого у свою чергу підключені до входів схеми контролю, входи другої схеми генерації контрольних розрядів підключені до виходів основного накопичувача, а виходи другої схеми генерації контрольних розрядів підключені до ВІДПОВІДНИХ входів схеми контролю шифратор, регістр адресу, а також додатковий накопичувач, дві схеми генерації контрольних розрядів та схему контролю На фіг наведено запропоноване рішення блоку пам'яті До складу пристрою включено основний накопичувач 1, регістр адресу 2, дешифратор З, схему генерації контрольних розрядів 4, входи якої підключені до ВІДПОВІДНИХ входів інформаційного каналу, а виходи підключені до ВІДПОВІДНИХ ВХОДІВ додаткового накопичувача 5, виходи якого у свою чергу підключені до входів схеми контролю 6, та другу схему генерації контрольних розрядів 7, входи якої підключені до виходів основного накопичувача 1, а виходи - до ВІДПОВІДНИХ входів схеми контролю 6 Пристрій працює наступним чином Інформаційні розряди Do Dk надходять одночасно до входів основного накопичувача 1 та схеми генерації контрольного розряду 4, після спрацьовування яких здійснюється запис Do Dk та контрольних розрядів do d r до основного накопичувача 1 та додаткового накопичувача 5 згідно адресу Ао А т При зчитуванні схема генерації контрольного розряду 7 формує за значеннями інформаційних розрядів контрольне слово d'o d'r, яке за умов достовірної роботи пристрою є порозрядним доповненням до слова, яке зберігається у накопичувачі 5 Розряди d'o d'r, do d r утворюють кодове слово контролю кореляційного коду, який надходить до (О о (О 60116 схеми контролю 6 Схема контролю 6 має два контрольні виходи f и q, на яких при правильному функціонуванні пристрою з'являються кодові набори {01 чи 10} Якщо виникає не кодове слово, то воно свідчить про наявність хибної інформації, яка з'являється при зчитуванні, а виходи f и q приймають значення {11, 00} Суттєві ознаки, які співпадають з прототипом, є накопичувач, дешифратор та регістр адресу Суттєві ознаки, які відрізняють від прототипу, є додатковий накопичувач, дві схеми генерації контрольних розрядів та схема контролю Таким чином, запропонований блок пам'яті відповідає критерію винаходу новизна Порівняння запропонованого рішення не тільки з прототипом, але і з іншими технічними рішеннями у цій галузі техніки не дозволяє виявити в них ознаки, які відокремлюють запропоноване рішення від прототипу, що дозволяє зробити висновок про ВІДПОВІДНІСТЬ критерію "суттєві відзнаки" Таким чином, використання запропонованого пристрою у порівнянні з відомим забезпечує підвищення надійної роботи в умовах дії електромагнітного випромінювання та дозволяє викрити хибність інформації при її зчитуванні D k d. \ Dk т A®..... A m Фіг. Комп'ютерна верстка А Крулевський Підписано до друку 06 10 2003 Тираж39 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, Львівська площа, 8, м Київ, МСП, 04655, Україна ТОВ "Міжнародний науковий комітет", вул Артема, 77, м Київ, 04050, Україна
ДивитисяДодаткова інформація
Назва патенту англійськоюMemory unit
Автори англійськоюDzheniuk Natalia Volodymyrivna, Serkov Oleksandr Anatoliiovych
Назва патенту російськоюЗапоминающее устройство
Автори російськоюДженюк Наталья Владимировна, Серков Александр Анатольевич
МПК / Мітки
МПК: G11C 5/02
Код посилання
<a href="https://ua.patents.su/2-60116-blok-pamyati.html" target="_blank" rel="follow" title="База патентів України">Блок пам’яті</a>
Попередній патент: Робоча кліть прокатного стана
Наступний патент: Гідронавантажувач долота
Випадковий патент: Спосіб подачі шихтових матеріалів до доменної печі та пристрій для його здійснення