Завантажити PDF файл.

Формула / Реферат

Логічний процесор, що містить першу даних, вхід запуску, вихід результату, два мультиплексори, блок пам'яті, лічильник, причому перша шина даних з'єднана з мультиплексором, відрізняється тим, що має другу шину, блок керування, елемент рівнозначність, тригер, причому друга шина даних з'єднана з інформаційними входами другого мультиплексора, вхід запуску з'єднаний з входом запуску блока керування, вихід блока керування з'єднаний з виходом наявності рішення, адресні виходи блока керування з'єднані з адресними входами мультиплексорів та входами даних блока пам'яті, вихід першого мультиплексора з'єднаний з входом елемента рівнозначність, вихід другого мультиплексора з'єднаний з другим входом елемента рівнозначність, вихід останнього з'єднаний з входом двійкового лічильника та одиничним входом тригера, вихід тригера з'єднаний з виходом результату, виходи двійкового лічильника з'єднані з адресними входами блока пам'яті.

Текст

Логічний процесор, що містить першину даних, вхід запуску, вихід результату, два мультиплексори, блок пам'яті, лічильник, причому перша шина даних з'єднана з мультиплексором, відрізняється тим, що має другу шину, блок керування, елемент РІВНОЗНАЧНІСТЬ, тригер, причому друга шина даних з'єднана з інформаційними входами другого мультиплексора, вхід запуску з'єднаний з входом запуску блока керування, вихід блока керування з'єднаний з виходом наявності рішення, адресні виходи блока керування з'єднані з адресними входами мультиплексорів та входами даних блока пам'яті, вихід першого мультиплексора з'єднаний з входом елемента РІВНОЗНАЧНІСТЬ, вихід другого мультиплексора з'єднаний з другим входом елемента РІВНОЗНАЧНІСТЬ, вихід останнього з'єднаний з входом двійкового лічильника та одиничним входом тригера, вихід тригера з'єднаний з виходом результату, виходи двійкового лічильника з'єднані з адресними входами блока пам'яті Винахід відноситься до обчислювальної техніки і призначений для аналізу ортогональності двійкових векторів, та визначення множини наборів для яких ортогональність порушується, та апаратної реалізації відповідної макрокоманди Відомий пристрій для рішення логічних рівнянь (а с СРСР № 1411768, кл G06F15/20, опубл 23 07 88 р ), що містить лічильник, елемент І, перший і другий елементи НІ, тригер, операційний блок, блок порівняння, п груп по m елементів І, кожна, блок пам'яті, причому з другого по (п+1)-й інформаційні виходи лічильника підключені ВІДПОВІДНО до адресних входів з першого по n-й блоку пам'яті Недоліком відомого пристрою є обмежені функціональні МОЖЛИВОСТІ Відомий пристрій для логічної обробки інформації, що містить ВХІДНІ шини коефіцієнтів рівняння, вхідну шину правої частини рівняння, шина результату, двійковий лічильник, групи з першою по n-ную елементів І, операційний пристрій, блок порівняння, тригер, два елементи НІ, два індикатори, генератор імпульсів, два елементи І, суматори по модулю 2, виходи операційного пристрою, елементи рівнозначність (а с СРСР №1262519, кл C06F15/20, 1985р) Недоліком відомого пристрою є обмежені функціональні МОЖЛИВОСТІ Найбільш близьким по технічній суті і резуль тату, що досягається є логічний процесор (а с СРСР №1568052, G06F15/20, 1990 р, Бюл 20), що містить першу шину даних, вхід запуск)', вихід результату, два мультиплексора, блок пам'яті, двійковий лічильник, причому перша шина даних з'єднана з інформаційними входами першого мультиплексора Недоліком відомого пристрою є обмежені функціональні МОЖЛИВОСТІ В основу винаходу поставлено задачу створити логічний процесор шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити ширші функціональні можливості при використанні винаходу, а саме спроможність аналізу ортогональності двійкових векторів, та визначення множини наборів для яких ортогональність порушується Поставлене завдання вирішується тим, що логічний процесор, що містить першу шину даних, вхід запуску, вихід результату, два мультиплексора, блок пам'яті, двійковий лічильник, причому перша шина даних з'єднана з інформаційними входами першого мультиплексора, згідно з винаходом має у своєму складі другу шину даних, вихід наявності рішення, блок керування, елемент рівнозначність, тригер, причому друга шина даних з'єднана з інформаційними входами другого мультиплексора, вхід запуска з'єднаний з входом запуску блока керування, вихід блока керування з'єд 00 00 о (О 60889 нании з виходом наявності рішення, адресні виходи блока керування з'єднані з адресними входами мультиплексорів, та входами даних блока пам'яті, вихід першого мультиплексора з'єднаний з першим входом елемента рівнозначність, вихід другого мультиплексора з'єднаний з другим входом елемента рівнозначність, вихід якого з'єднаний з входом двійкового лічильника та одиничним входом тригера, вихід тригера з'єднаний з виходом результату, виходи двійкового лічильника з'єднані з адресними входами блока пам'яті Заявлений логічний процесор має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості винаходу Технічний результат, як наслідок цих властивостей - розширені функціональні можливості На фіг представлена функціональна схема логічного процесора Логічний процесор містить першу шину даних 1, другу шину даних 2, вхід запуску 3, вихід наявності рішення 4, вихід результату 5, блок керування 6, мультиплексори 7,8, блок пам'яті 9, двійковий лічильник 10, елемент рівнозначність 1 1 , тригер 12 причому перша шина даних 1 з'єднана з інформаційними входами першого мультиплексора 7, друга шина даних 2 з'єднана з інформаційними входами другого мультиплексора 8, вхід запуска З з'єднаний з входом запуску блока керування 6, вихід блока керування 6 з'єднаний з виходом наявності рішення 4, адресні виходи блока керування 6 з'єднані з адресними входами мультиплексорів 7,8 та входами даних блока пам'яті 9, вихід першого мультиплексора 7 з'єднаний з першим Комп'ютерна верстка М Клюкш входом елемента рівнозначність 11, вихід другого мультиплексора 8 з'єднаний з другим входом елемента рівнозначність 1 1 , вихід якого з'єднаний з входом двійкового лічильника 10 та одиничним входом тригера 12, вихід тригера 12 з'єднаний з виходом результату 5, виходи двійкового лічильника 10 з'єднані з адресними входами блока пам'яті 9 Працює пристрій таким чином У вихідному стані двійковий лічильник 10 і тригер 12 знаходяться в нульовому стані На шини даних 1 і 2 подаються ВІДПОВІДНО значення першого і другого двійкових векторів Після подачі сигналу на вхід запуску 3 блок керування 6 послідовно формує ДВІЙКОВІ набори Для кожного набору на виходи мультиплексоров 7 і 8 надходять ВІДПОВІДНІ значення двійкових векторів Елемент рівнозначність 11 робить порівняння цих значень і якщо вони рівні, то формує сигнал " 1 " , що переводить тригер 12 у стан " 1 " і збільшує стан двійкового лічильника 10 на одиницю Стан двійкового лічильника є адресою, по якому відбувається запис у блок пам'яті 9 набору, на якому виявлена не ортогональність Зазначений процес повторюється для всіх наборів По закінченні процесу на виході наявності результату формується сигнал " 1 " і процес зупиняється Якщо вектора ортогональні, то на виході результату 5 значення "0", якщо не ортогональні, то на виході результату значення " 1 " , а в блоці пам'яті 9 записані ДВІЙКОВІ КОДИ наборів, на яких умова ортогональності порушується Таким чином, заявлений пристрій проводить аналіз ортогональності двійкових векторів і має ширші функціональні можливості Підписне Тираж39 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, Львівська площа, 8, м Київ, МСП, 04655, Україна ДП "Український інститут промислової власності", вул Сім'ї Хохлових, 15, м Київ, 04119

Дивитися

Додаткова інформація

Назва патенту англійською

Logic processor

Назва патенту російською

Логический процессор

МПК / Мітки

МПК: G06F 17/16

Мітки: логічний, процесор

Код посилання

<a href="https://ua.patents.su/2-60889-logichnijj-procesor.html" target="_blank" rel="follow" title="База патентів України">Логічний процесор</a>

Подібні патенти