Адаптивний діагностичний процесор

Винахід відноситься до обчислювальної техніки і призначений для контролю параметрів і гнучкої зміни циклограми їх контролю при відмовах деяких каналів, що зменшує час циклу контролю і підвищує ефективність системи. Відомий пристрій для логічної обробки інформації, що містить вхідні шини коефіцієнтів рівняння, вхідну шин у правої частини рівняння, шину результату, двійковий лічильник, групи з першої по n-ну елементів І, операційний пристрій, блок порівняння, тригер, два елементи НІ, два індикатори, генератор імпульсів, два елементи І, суматори по модулю 2, виходи операційного пристрою, елементи рівнозначність (а.с. СРСР №1262519, кл. С06F15/20, 1985р.) Недоліком відомого пристрою є обмежені функціональні можливості. Найбільш близьким по технічній суті і результату, що досягається є адаптивний діагностичний процесор (Патент України №53459 A, G06F 15/00. Опубл. 15.01.2003, Бюл. №1) що містить групу інформаційних входів, три блоку пам'яті, двійковий лічильник, три схеми порівняння, елемент І, генератор, керуючий вхід, вихідн у шину, елемент АБО, демультиплексор, блок тригерів, мультиплексор, причому керуючий вхід з'єднаний з першим входом елемента І, ви хід генератора з'єднаний з другим входом елемента І, ви хід якого з'єднаний з рахунковим входом двійкового лічильника, виходи двійкового лічильника з'єднані з першою групою входів блока пам'яті, група інформаційних входів з'єднана з відповідними інформаційними входами мультиплексора, виходи першого блока пам'яті з'єднані з адресними входами мультиплексора, з адресними входами другого блока пам'яті та з адресними входами демультиплексора, виходи мультиплексора з'єднані з першою групою входів др угої схеми порівняння та з першою групою входів третьої схеми порівняння, перша група виходів другого блока пам'яті з'єднана з другою групою входів другої схеми порівняння, друга група ви ходів блока пам'яті з'єднана з другою групою входів третьої схеми порівняння, вихід др угої схеми порівняння з'єднаний з першим входом елемента АБО, вихід третьої схеми порівняння з'єднаний з другим входом елемента АБО, вихід якого з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з відповідними входами блока тригерів, виходи блока тригерів з'єднані з вихідною шиною, з другою групою адресних входів першого блока пам'яті та з адресними входами третього блока пам'яті, виходи третього блока пам'яті з'єднані з першою групою входів першої схеми порівняння, вихід якої з'єднаний з входом "Скид" двійкового лічильника, виходи якого з'єднані з другою гр упою входів першої схеми порівняння. Недоліком відомого пристрою є обмежені функціональні можливості, бо він не дозволяє контролювати кількість відмов. В основу винаходу поставлено задачу вдосконалення адаптивного діагностичного процесора шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити ширші функціональні можливості при використанні винаходу, а саме - спроможність контролювати кількість відмов. Поставлене завдання вирішується тим, що адаптивний діагностичний процесор містить групу інформаційних входів, три блоку пам'яті, двійковий лічильник, три схеми порівняння, елемент І, генератор, керуючий вхід, ви хідн у шину, елемент АБО, демультиплексор, блок тригерів, мультиплексор, причому керуючий вхід з'єднаний з першим входом елемента І, ви хід генератора з'єднаний з другим входом елемента І, ви хід якого з'єднаний з рахунковим входом двійкового лічильника, виходи двійкового лічильника з'єднані з першою групою входів блока пам'яті, група інформаційних входів з'єднана з відповідними інформаційними входами мультиплексора, виходи першого блока пам'яті з'єднані з адресними входами мультиплексора, з адресними входами другого блока пам'яті та з адресними входами демультиплексора, виходи мультиплексора з'єднані з першою групою входів др угої схеми порівняння та з першою групою входів третьої схеми порівняння, перша група виходів другого блока пам'яті з'єднана з другою групою входів другої схеми порівняння, друга група ви ходів блока пам'яті з'єднана з другою групою входів третьої схеми порівняння, вихід др угої схеми порівняння з'єднаний з першим входом елемента АБО, вихід третьої схеми порівняння з'єднаний з другим входом елемента АБО, вихід якого з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з відповідними входами блока тригерів, виходи блока тригерів з'єднані з вихідною шиною, з другою групою адресних входів першого блока пам'яті та з адресними входами третього блока пам'яті, виходи третього блока пам'яті з'єднані з першою групою входів першої схеми порівняння, вихід якої з'єднаний з входом "Скид" двійкового лічильника, виходи якого з'єднані з другою гр упою входів першої схеми порівняння, згідно з винаходом має детектор фронту, др угу гр уп у інформаційних входів, другий двійковий лічильник, четверту схему порівняння, тригер, вихід пристрою, причому вихід елементу АБО з'єднаний з входом детектору фронту, ви хід якого з'єднаний з рахунковим входом другого двійкового лічильника, виходи другого двійкового лічильника з'єднані з першою групою входів четвертої схеми порівняння, друга група інформаційних входів з'єднана з другою групою входів четвертої схеми порівняння, вихід якої з'єднаний з одиничним входом тригера, вихід тригера з'єднаний з виходом пристрою. Заявлений пристрій має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості винаходу. Те хнічний результат, як наслідок цих властивостей - розширені функціональні можливості пристрою, а саме - спроможність контролювати кількість відмов. На фіг. представлена функціональна схема адаптивного діагностичного процесора. Адаптивний діагностичний процесор містить групу інформаційних входів 1і (і=1...n), вихідну шину 2, керуючий вхід 3, елемент І 4, генератор 5, двійковий лічильник 6, перший блок пам'яті 7, другий блок пам'яті 8, третій блок пам'яті 9, першу схему порівняння 10, другу схему порівняння 11, третю схему порівняння 12, елемент АБО 13, демультиплексор 14, блок тригерів 15, мультиплексор 16, другий двійковий лічильник 17, другу груп у інформаційних входів 18, четверту схему порівняння 19, тригер 20, вихід пристрою 21, детектор фронту 22, причому керуючий вхід 3 з'єднаний з першим входом елемента І 4, вихід генератора 5 з'єднаний з другим входом елемента І 4, вихід якого з'єднаний з рахунковим входом двійкового лічильника 6, виходи двійкового лічильника 6 з'єднані з першою групою входів блока пам'яті 7, другий та третій блоки пам'яті 8, 9, другу та третю схеми порівняння 11, 12, група інформаційних входів 1i (і=1...n) з'єднана з відповідними інформаційними входами мультиплексора 16, виходи першого блока пам'яті 7 з'єднані з адресними входами мультиплексора 16, з адресними входами другого блока пам'яті 8, та з адресними входами демультиплексора 14, виходи мультиплексора 16 з'єднані з першою групою входів др угої схеми порівняння 11 та з першою групою входів третьої схеми порівняння 12, перша група виходів другого блока пам'яті 8 з'єднана з другою групою входів другої схеми порівняння 11, друга група виходів блока пам'яті 8 з'єднана з другою групою входів третьої схеми порівняння 12, вихід другої схеми порівняння 11 з'єднаний з першим входом елемента АБО 13, вихід третьої схеми порівняння 12 з'єднаний з другим входом елемента АБО 13, ви хід якого з'єднаний з інформаційним входом демультиплексора 14, виходи якого з'єднані з відповідними входами блока тригерів 15, виходи блока тригерів 15 з'єднані з вихідною шиною 2, з другою групою адресних входів першого блока пам'яті 7 та з адресними входами третього блока пам'яті 9, виходи третього блока пам'яті 9 з'єднані з першою групою входів першої схеми порівняння 10, вихід якої з'єднаний з входом "Скид" двійкового лічильника 6, виходи якого з'єднані з другою групою входів першої схеми порівняння 10, вихід елементу АБО 13 з'єднаний з входом детектору фронту 22, вихід якого з'єднаний з рахунковим входом другого двійкового лічильника 17, виходи другого двійкового лічильника 17 з'єднані з першою групою входів четвертої схеми порівняння 19, друга гр упа інформаційних входів з'єднана з другою гр упою входів четвертої схеми порівняння 19, вихід якої з'єднаний з одиничним входом тригера 20, вихід тригера з'єднаний з виходом пристрою 21. Працює адаптивний діагностичний процесор таким чином. Спочатку всі елементи пам'яті схеми пристрою знаходяться у стані "0". На інформаційні входи 1 поступають значення інформаційних сигналів. У блоці пам'яті 7 записані послідовності опитування каналів в залежності від відмов каналів. У блоці пам’яті 8 записані допускові значення відповідних параметрів. У блоці пам’яті 9 записані двійкові коди довжини циклу опитування для відповідної кількості каналів, що відмовили. При подачі сигнала "1" на керуючий вхід 3 імпульси з виходу генератора 5 поступають на другий вхід елемента І 4 та проходять на рахунковий вхід двійкового лічильника 6, змінюючи його стан. Двійковий код на виходах двійкового лічильника 6 та двійковий код на виходах блока тригерів є адресними входами блоку пам'яті 7 і на його виходах формується відповідний двійковий код адреси мультиплексора 16. Сигнали з виходу м ультиплексора 16 подаються на перші групи входів схеми порівняння 11 та схеми порівняння 12. На другі групи входів цих схем порівняння подаються з блоку пам'яті 8 відповідні допускові значення. Якщо значення параметра, що контролюється виходять за межі, то на виході елемента АБО 13 формується сигнал "1", який через демультиплексор 14 записується у відповідний тригер, що входить у блок тригерів 15. При цьому на блоки пам'яті 7 та 9 подаються нові двійкові коди і вибирається нова програма контролю (у блоці 7) та відповідна довжина циклу (у блоці 9). Якщо під час циклу контролю не було відмов, то на виході схеми порівняння 10 формується одиничний сигнал, який переводить двійковий лічильник 6 у початковий стан і процес повторюється. Одночасно з тим при кожній відмові на виході елемента АБО 13 сигнал "1". Детектор фронту 22 формує імпульс, який поступає на вхід двійкового лічильника 17. На групу ін формаційних входів 18 подається двійковий код порогового рівня відмов. Якщо стан двійкового лічильника 17 співпадає з вказаним значенням, схема порівняння 19 формує сигнал "1", який переводить тригер 20 у одиничний стан і на виході 21 сигнал "1", який свідчить, що кількість відмов достигла граничного рівня. Таким чином, заявлений адаптивний діагностичний процесор має спроможність контролю параметрів і гнучкої зміни циклограми їх контролю при відмовах деяких каналів, контролювати кількість відмов тобто має більші функціональні можливості, ніж прототип.