Діагностичний процесор

Винахід відноситься до обчислювальної техніки і призначений для вибору оптимального варіанта побудови діагностичних тестів. Відомий пристрій для логічної обробки інформації, що містить вхідні шини коефіцієнтів рівняння, вхідну шину правої частини рівняння, шина результату, двійковий лічильник, групи з першою по n-ную елементів І, операційний пристрій, блок порівняння, тригер, два елементи Ш, два індикатори, генератор імпульсів, два елементи І, суматори по модулю 2, виходи операційного пристрою, елементи рівнозначність (а. с. СРСР N 1262519, кл. G 06 F 15/20, 1985р.) Недоліком відомого пристрою є обмежені функціональні можливості. Відомий пристрій для рішення логічних рівнянь (а. с. СРСР N 1411768, кл. G 06 F 15/20, опубл. 23.07.88р.), що містить двійковий лічильник, блок пам'яті, виходи результату, груп у інформаційних входів, два виходи та пристрою, керуючий вхід, два елемента НІ, елемент І, тригер, груп у керуючи х входів, схему порівняння. Недоліком відомого пристрою є обмежені функціональні можливості, бо він не дозволяє аналізувати діагностичні тести та обирати оптимальний по складності. Найбільш близьким по технічній суті і результату, що досягається є діагностичний процесор (патент України № 49639 A, G06F11/25. Заявка № 2002010352. Заявл. 14.01.2002. Опубл. 16.09.2002. Бюл. №9), що містить двійковий лічильник, перший блок пам'яті, виходи результату, першу гр упу ін формаційних входів, два ви ходи пристрою, керуючий вхід, два елемента НІ, елемент І, тригер, гр упу керуючих входів, схему порівняння, к формувачів кодів станів, аналізатор кодів станів, причому виходи першого блока пам'яті з'єднані з виходами результату та з першими групами входів формувачів кодів станів, група керуючих входів з'єднана з першою групою входів схеми порівняння, вихід якої з'єднаний з входом тригера, вихід тригера з'єднаний з другим виходом та через другий елемент НІ з'єднаний з першим входом елемента І, керуючий вхід з'єднаний з другим входом елемента І, вихід елемента І з'єднаний з підсумовуючим входом двійкового лічильника, вихід переносу якого з'єднаний з першим виходом та через перший елемент НІ з третім входом елемента І, і-та шина першої групи інформаційних входів з'єднана з другою групою входів і-го формувача кодів станів, виходи формувачів кодів станів з'єднані з відповідними входами аналізатора кодів станів, ви ходи якого з'єднані з другою групою входів схеми порівняння (і = 1,...,k). Недоліком відомого пристрою є низька швидкодія. В основу винаходу поставлено задачу вдосконалення діагностичного процесора шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити більшу швидкодію при використанні винаходу, а саме - спроможність аналізувати меншу кількість варіантів побудови оптимальних діагностичних тестів та вибирати оптимальний. Поставлене завдання вирішується тим, що діагностичний процесор який має двійковий лічильник, перший блок пам'яті, виходи результату, першу гр упу інформаційних входів, два ви ходи пристрою, керуючий вхід, два елемента НІ, елемент І, тригер, груп у керуючих входів, схему порівняння, k формувачів кодів станів, аналізатор кодів станів, причому виходи першого блока пам'яті з'єднані з виходами результату та з першими групами входів формувачів кодів станів, гр упа керуючих входів з'єднана з першою групою входів схеми порівняння, вихід якої з'єднаний з входом тригера, вихід тригера з'єднаний з другим виходом та через другий елемент НІ з'єднаний з першим входом елемента І, керуючий вхід з'єднаний з другим входом елемента І, вихід елемента І з'єднаний з підсумовуючим входом двійкового лічильника, вихід переносу якого з'єднаний з першим виходом та через перший елемент № з третім входом елемента І, і-та шина першої групи інформаційних входів з'єднана з другою групою входів і-го формувача кодів станів, ви ходи формувачів кодів станів з'єднані з відповідними входами аналізатора кодів станів, виходи якого з'єднані з другою групою входів схеми порівняння (і = l,...,k), згідно з винаходом містить другу гр уп у інформаційних входів, др угий блок пам'яті, двійковий суматор, причому друга група інформаційних входів з'єднана з входами другого блоку пам'яті, виходи якого з'єднані з першою групою входів двійкового суматора, виходи двійкового лічильника з'єднані з другою групою входів двійкового суматора, виходи якого з'єднані з входами першого блоку пам'яті. Заявлений пристрій має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сук упність ознак, які забезпечують нові технічнівластивості винаходу. Те хнічний результат, як наслідок цих властивостей - підвищення швидкодії, а саме - спроможність аналізувати варіанти побудови оптимальних діагностичних тестів та вибір оптимального за менший час. На фіг. 1 представлена функціональна схема діагностичного процесора. Діагностичний процесор має першу груп у інформаційних входів 1, груп у керуючих входів 2, керуючий вхід 3, два виходи 4 та 5 пристрою, виходи результату 6, двійковий лічильник 7, перший блок пам'яті 8, k формувачів кодів станів 9, аналізатор кодів станів 10, два елемента НІ 11, 12, елемент 113, схему порівняння 14, тригер 15, другу груп у інформаційних входів 16, другий блок пам'яті 17, двійковий суматор 18, причому ви ходи блока пам'яті 8 з'єднані з виходами результату 6 та з першими групами входів формувача станів 9, гр упа керуючих входів 2 з'єднана з першою групою входів схеми порівняння 14, вихід якої з'єднаний з входом тригера 15, вихід тригера 15 з'єднаний з другим виходом 4 та через другий елемент Ш 12 з'єднаний з першим входом елемента І 13, керуючий вхід 3 з'єднаний з другим входом елемента І 13, вихід елемента І 13 з'єднаний з підсумовуючим входом двійкового лічильника 7, вихід переносу якого з'єднаний з першим виходом 5 та через перший елемент № 11 з третім входом елемента 113, і-та шина першої групи інформаційних входів І; з'єднана з другою групою входів і-го формувача кодів станів 9, виходи формувачів кодів станів 9 з'єднані з відповідними входами аналізатора кодів станів 10, виходи якого з'єднані з другою групою входів схеми порівняння 14 (і = 1,...,k), друга група інформаційних входів 16 з'єднана з входами другого блоку пам'яті 17, виходи якого з'єднані з першою групою входів двійкового суматора 18, виходи двійкового лічильника 7 з'єднані з другою групою входів двійкового суматора 18, виходи якого з'єднані з входами першого блоку пам'яті 8. Розглянемо роботу пристрою. При описі роботи введені такі означення: n - кількість перевірок; k - кількість станів об'єкта; Аі={аі1, ..., aіn} - двійкове число, що подається на і-ту гр упу інформаційних входів 1і, причому а іj, = 1, якщо j-та перевірка визначає i-ий стан об'єкта, що діагностується, та aij, = 0 у іншому випадку; B={b1, ..., bn} - двійкове число, що подається на групу керуючих входів 2, яке відповідає числу станів об'єкта. С={с1, ..., сn} - двійкове число, на виходах блока пам'яті 8, яке відображує склад аналізуємого діагностичного тесту, причому Сі = 1, якщо і-та перевірка входить у склад тесту, та С i = 0 у протилежному випадку. У блоці пам'яті 8 записані лексикографічне упорядковані значення двійкових чисел С, в залежності від рангу. Ранг - це кількість одиниць у двійковому коді. На інформаційні входи 1 подаються відповідні значення двійкових чисел А. На групу керуючих входів 2 подається двійкове число B={b1, ..., bn}, яке відповідає числу станів об'єкта. На др угу гр упу інформаційних входів 16 подається двійковий код кількості станів об'єкту (k), відповідно з яким на виходах другого блоку пам'яті 17 формується початкова адреса лексикографічне упорядкованих двійкових кодів заданого рангу. Спочатку всі елементи пам'яті схеми пристрою знаходяться у стані "0". На керуючий вхід 3 подається імпульсна послідовність, при цьому змінюється стан двійкового лічильника 7. У другому блоці пам'яті 17 записані значення мінімальної теоретичної довжини діагностичного тесту для відповідних значень к. Суматор 18 на своїх ви ходах формує значення суми двійкових чисел, що поступають з виходів др угого блоку пам'яті 17 та двійкового лічильника 7. Двійкове число на виходах суматора 18 є адресою, згідно з якою на виходах блока пам'яті 8 формується відповідне значення числа С. На виходах формувача кодів станів 9; формуються двійкові унітарні пі-розрядні коди (m = 2n), що відповідають двійковому числу а і1*с1, аі2*с2, ..., аіn*cn . Ці унітарні коди поступають на входи аналізатора кодів станів 10. На виходах цієї схеми формується двійковий код кількості станів, що розрізнюються. Якщо розрізнюються усі стани, то на виході схеми порівняння 14 формується сигнал "1", тригер 15 переходить у одиничний стан, на виході 4 формується значення "1", що свідчить, що рішення знайдено і склад діагностичного тесту на вихода х результату 6 є оптимальним рішенням. Якщо перебрані усі варіанти, але рішення немає, то на виході 5 формується сигнал "1", який про це свідчить. Таким чином діагностичний процесор послідовно генерує та аналізує варіанти побудови діагностичних тестів, а завдяки лексикографічному розміщенню варіантів побудови у блоку пам'яті першим отриманий результат і є оптимальним тестом. На відміну від прототипу, у заявленому пристрої не генеруються варіанти, які не можуть бути рішеннями, і час пошуку зменшується.