Цифровий пристрій для обчислення прямих та обернених функцій

Цифровий пристрій для обчислення прямих та обернених функцій, що містить перший блок керуючих елементів «І», перший вхід якого підключено до керуючого входу «пряма функція», другий блок керуючих елементів «І», перший вхід якого підключено до керуючого входу «обернена функція», дешифратор «х», дешифратор «у», кодові входи яких з'єднані, а виходи підключені через блок елементів «АБО» ДО ВІДПОВІДНИХ ВХОДІВ ЧИСЛОВОГО блока пам'яті, перші виходи якого підключені до кодових входів регістра, перший керуючий вхід якого підключено до ВІДПОВІДНОГО керуючого виходу мікропрограмного автомата (МПА), який відрізняється тим, що у нього введені зміщуючий регістр входу, кодовий вхід якого є входом пристрою, Винахід відноситься до обчислювальної техніки і призначається для використання в інформаційних обчислювальних системах, дискретних перетворювачах координат, у системах з функціональними перетворювачами дискретної інформації Відомий пристрій, що вміщує блок пам'яті, регістр, дешифратор функцій, дешифратор адресу, блок керування, групу елементів "І", розподільний блок, блок комутаторів, групу елементів "АБО" [1] з їхніми ВІДПОВІДНИМИ зв'язками Однак при збільшенні точності відтворення прямих та обернених функцій зростає об'єм пам'яті й КІЛЬКІСТЬ комутаторів, це збільшує апаратні витрати, збільшує габарити пристрою, зменшує надійність і збільшує вартість пристрою Найбільш близьким до пропонованого по технічній суті є пристрій [2], що вміщує перший керуючий елемент "І", перший вхід якого підключено до керуючого входу "пряма функція", другий керую а вихід підключено до з'єднаних входів дешифраторів «х», «у» та до інформаційних входів блока вентилів, керуючі входи якого підключені до ВІДПОВІДНОГО виходу (МПА), а виходи блока вентилів підключені до лічильних входів регістра, перший керуючий вхід зміщуючого регістра входу підключено до ВІДПОВІДНОГО виходу (МПА), а другий керуючий вхід зміщуючого регістра входу підключено до виходу першого блока керуючих елементів «І», перший вхід якого підключено до керуючого входу дешифратора «х», а другий вхід підключено до другого виходу числового блока пам'яті, керуючий вхід дешифратора «у» підключено до першого входу другого блока керуючих елементів «І», другий вхід якого підключено до другого виходу числового блока пам'яті через елемент «НІ», а вихід другого блока керуючих елементів «І» підключено через елемент затримки до другого керуючого входу зміщуючого регістра виходу, перший керуючий вхід зміщуючого регістра виходу підключено до ВІДПОВІДНОГО виходу (МПА), вихід регістра підключено до входу зміщуючого регістра виходу, вихід якого є виходом пристрою (О (О чий елемент І , перший вхід якого підключено до керуючого входу "обернена функція", дешифратор "х", дешифратор "у", кодові входи яких з'єднані, а виходи підключені через блок елементів "«АБО" до ВІДПОВІДНИХ входів числового блоку пам'яті, перші виходи якого підключені до кодових входів регістра, перший керуючий вхід якого підключено до ВІДПОВІДНОГО керуючого виходу мікропрограмного автомата (МПА), але при збільшенні точності зростає об'єм елементів числового блоку пам'яті, зменшується надійність і зменшується процент виходу придатних кристалів, що збільшує вартість пристрою Дійсно, середній час Т безвідказної роботи пристрою залежить від сумарної інтенсивності відказів елементів, тобто Т=1/ЕА,, (1) де Я,, - інтенсивність відказу одного елемента Таким чином, чим більша КІЛЬКІСТЬ елементів, о> со ю 53966 апроксимації та збереження двох констант корегутим менша надійність вання та управління у числовому блоці пам'яті з Мета винаходу - підвищення надійності приоднією адресою, збереження однакової константи строю при збільшенні точності відтворення прямих управління зсувом коду інформації для відтворента обернених функцій ня прямих та обернених функцій, за рахунок викоЗазначена мета досягається тим, що у цифрористання елементів "НІ" та затримки, це зменшує вий пристрій для обчислення прямих та обернених сумарну інтенсивність відказу, спрощує конструкфункцій, що вміщує перший блок керуючих елемецію пристрою, зменшує апаратурні затрати та зантів "І", перший вхід якого підключено до керуючобезпечує низьку вартість пристрою го входу "пряма функція", другий блок керуючих елементів "І", перший вхід якого підключено до На фігурі зображена структурна схема прикеруючого входу "обернена функція", дешифратор строю "х", дешифратор "у", кодові входи яких з'єднані, а Пристрій містить перший блок керуючих елевиходи підключені через блок елементів "АБО" до ментів "І" 1, другий блок керуючих елементів "І" 2, ВІДПОВІДНИХ входів числового блоку пам'яті, перші дешифратор "х" 3, дешифратор "у" 4, блок елемевиходи якого підключені до кодових входів регістнтів "АБО" 5, числовой блок пам'яті 6, регістр 7, ра, перший керуючий вхід якого підключено до МПА 8, зміщуючий регістр входу 9, блок вентилів ВІДПОВІДНОГО керуючого виходу мікропрограмного 10, елементі "НІ" 11, елемент затримки 12, зміщуавтомата (МПА) відрізняється тим, що в нього ючий регістр виходу 13 введені зміщуючий регістр входу, кодовий вхід Цифровий пристрій для обчислення функцій якого є вхід пристрою, а вихід підключено до з'єдпрацює таким чином Після обнуління регістру 7 наних входів дешифраторів "х", "у" та до інформа(Рг), зміщуючих регістрів (СРг) 9, 13 входу та виційних входів блока вентилів, керуючі входи якого ходу ВІДПОВІДНО, вхідна інформація аргументу х підключені до ВІДПОВІДНОГО виходу МПА, а виходи записується в СРг 7 Одночасно надходять команблока вентилів підключені до лічильних входів да відтворення "пряма функція" на перши входи регістру, перший керуючий вхід зміщуючого регістблока керуючих елементів "І" 1 та на керуючий ра входу підключено до ВІДПОВІДНОГО виходу МПА, вхід Дш "х" 3, на виході якого з'явіться імпульс, а другий керуючий вхід зміщуючого регістра входу якій узбуджує відповідну шину числового блоку підключено до виходу першого блоку керуючих пам'яті 6 Корегуючи константи з перших виходів елементів "І", перший вхід якого підключено до числового блоку пам'яті 6 надходять на кодові керуючого входу дешифратора "х", а другий вхід входи регістру 7 і одиниці коду записуються в ВІДпідключено до другого виходу числового блоку ПОВІДНІ тригери регістру 7 Константа управління пам'яті, керуючий вхід дешифратора "у" підключезсувом коду інформації для відтворення прямої но до першого входу другого блоку керуючих елефункції, яка з'являється одночасно на другому ментів "I і , другий вхід якого підключено до другого виході числового блоку пам'яті 6 та забезпечує виходу числового блоку пам'яті через елемент зсув на j розрядів праворуч або ліворуч (у залеж"НІ", а вихід другого блоку керуючих елементів "І" ності від знаку j) вхідної інформації аргументу х в підключено через елемент затримки до другого СРг9 Трансформована по цілим степеням двійки керуючого входу зміщуючого регістра виходу, певхідної інформації під дією керуючого імпульсу рший керуючий вхід зміщуючого регістра виходу МПА 8 через блок вентилів "І" 10 надходить на підключено до ВІДПОВІДНОГО виходу МПА, вихід ЛІЧИЛЬНІ входи Рг 7, на виході якого з'являється регістра підключено до входу зміщуючого регістра значення прямої функції ВІДПОВІДНО коду аргуменвиходу, вихід якого є виходом пристрою та х, яки надходять на вихід пристрою через СРґІЗ В основу винаходу поставлено задачу створення, цифрового пристрою для обчислення пряФормування значення обернених функцій відмих та обернених функцій при збереженні приладрізняється тім, що після обнуління Рг 7, СРг 9, СРг них затрат шляхом запропонування сукупності 13, вхідна інформація аргументу "у" записується в ознак, які виявляють в процесі взаємодії характерСРг 9 Одночасно надходять команда відтворення ні їм ВІДОМІ властивості, що дають кожен із них "обернена функція" на перши входи блока керуюокремо відомий позитивний ефект При цьому чих елементів "І" 2 та на керуючий вхід Дш "у" 4, на забезпечується надпідсумковий позитивний ефект, виході якого з'явіться імпульс, якій взбуджує відпозумовлений сукупністю вказаних ознак, який вивідну шину числового блоку пам'яті 6 Корегуючи значається в тім, що підвищення надійності за раконстанти "с" з перших виходів числового блоку хунок схемотехнічного вирішення у вигляді викопам'яті 6 надходять на кодові входи регістру 7 і ристання одного малого об'єму числового блоку одиниці коду записуються в ВІДПОВІДНІ тригери репам'яті для відтворення прямих та обернених фунгістру 7, вхідна інформація кода "у" під дією керукцій ючого імпульсу МПА 8 через блок вентилів "І" 10 надходить на ЛІЧИЛЬНІ ВХОДИ РГ 7, на виході якого Це дозволяє підвищити надійність пристрою, з'являється сума по mod 2, тобто (у Ф с), яка запизумовлену зменшенням елементів та вузлів зв'язку сується в СРг 13 в числовому блоці пам'яті, за рахунок використання одних і тих же значень корегуючих констант при Константа управління зсувом коду інформації формуванні значень прямих та обернених функцій для відтворення оберненої функції, яка з'являєтьдо трансформованного масиву вхідної кодової ся на другому виході числового блоку пам'яті 6 інформації за рахунок використання ВІДПОВІДНИХ Своєчасний зсув суми (у Ф с) в СРг13 на j розрядів зміщуючих регістрів, зменшенням числа виходів ліворуч або праворуч (тобто протилежно спрямодешифраторів і ВІДПОВІДНО входів числового блоку ваний знаку j) забезпечується елементами "НГ'11, пам'яті за рахунок використання кусково-лінійної "І" 2 та елементом затримки 12, на виході СРг13 53966 відтворюється значення оберненої функції Припустимо, що для n-розрядів у коді операндів усі елементі прототипу числового блоку дорівВідомо [3], що об'єм таблиць, що записується п п нює п(2 -1) / 2, а для пропонованого п(2 -1) / 240 в числовому блоку пам'яті, при ступеневої апрокі мають однакову інтенсивність відказу, тоді можсимації з високої точності монотонних спадних або ливо записати зростаючих функцій, яка використовується у проп п тотипі, зменшується тільки в два рази в порівнянні Тиз / ТПр = (Я, п(2 -1) / 2)из/ (А, п(2 -1) / 240)Пр = 120 з класичною таблицею значень відтворення функразів цій, а використовування кусково-лінійної апроксиТаким чином, зменшення елементів числового мації забезпечує велике зростання стиснення об'блоку пам'яті пристрою зменшує число доданків єму таблиці при зростанні точності відтворення формули (1) також в 120 разів, тим самим збільх функцій Наприклад, для обчислення функцій е , шується середній час відказів Крім того, інтенсив8 SmX, tgX, ArctgX, InX ефект стиснення об'єму табність відказу зв'язкового вузла в 1С дорівнює 10 , а 4 6 лиць від збільшення точності зростає (для метозовнішнього вузла -10 10 , тому середній час дичної похибки 2% дорівнює 22, 20, 20, 20, 17 рабезвідказної роботи зв'язкового вузла пристрою зів ВІДПОВІДНО, а для похибки 0,003% - 240, 220, збільшується на чотири, , два порядки, що збі180,150 разів) льшує відсоток придатних 1С і це веде до и низької вартості Таким чином, використовування кусковолінійної апроксимації монотонних спадних або Література зростаючих функцій зменшує число ділянок для 1 Пат 30645 А Україна, МПК G06G07/26 Цифрояких зберігаються константи у числовому блоку, вий пристрій для обчислення функцій / В М Лукатобто середній час безвідказної роботи пристрою шенко (UA), ЧІТІ UA - №98041690, Заявл по зменшенню елементів числового блоку для 02 04 1998, Опубл 15 12 2000, Бюл №7 відтворення прямої та оберненої функцій, збіль2 Пат 23460 А Україна, МПК G06F 05/02 Перешує цей час в творювач кода Грея у двійковий код / В М ЛукаТиз / Тпр = (1 / ЕЯ,)и3 / (1 / ЕЯ,)Пр разів, (2) шенко (UA), А Г Лукашенко (UA), В І Биков (UA), ЧІТІ UA - №96124959, Заявл 28 12 96, де Тпр - середній час безвідказної роботи приОпубл 02 06 98, Бюл №4 - 4с строю прототипу, Т из - середній час безвідказної роботи при3 Лукашенко В М О перспективности табличнострою пропонованого винаходу, алгоритмических методов при реализации высоких информационных технологий // Вісник ЧІТІ Я, - інтенсивність відказу одного елементу чис, 2000 -№4 -С 18-22 лового блоку ВХІД БИХіЦЕ Пряма функція Обернена функція ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)236-47-24