Обчислювальний перетворювач “цифровий еквівалент-робочий код “

Обчислювальний перетворювач "цифровий еквівалент - робочий код", який містить nрозрядний вхідний регістр, суматор, вихідний регістр, причому перший вихід n-розрядного вхідного регістра з'єднано з першим входом суматора, який відрізняється тим, що введено цифровий комута 3 інформаційними і управляючими входами перетворювача, суматор, вихідний регістр, блоки постійної пам'яті і елемент затримки, вхід якого з'єднано з управляючим входом перетворювача, а його вихід з'єднано з управляючим виходом вихідного регістра, виходи m молодших і n-m старших n 1 розрядів вхідного регістра ( m  при n - непа2 рним, m  n  2 , при n - парним) з'єднано відпові2 дно з першими входами суматора та входами першого і другого блоків постійної пам'яті, виходи першого блоку постійної пам'яті з'єднано з другими входами суматора, виходи якого з'єднано з входами третього блоку постійної пам'яті, виходи якого з'єднано з входами 1 молодших розрядів вихідного регістра (де 1 знаходиться із співвідношення 1  3   2m  2,  / i ) - вага, вихід другого блоку постійної пам'яті з'єднано з входами старших розрядів вихідного регістра, виходи якого являються виходами перетворювача. Недоліком прототипу є вузькі функціональні можливості, що обмежують галузь застосування пристрою. В основу корисної моделі поставлено задачу створення обчислювального перетворювач "цифровий еквівалент - робочий код", в якому за рахунок введення нових елементів та зв'язків між ними поєднуються процедури самокалібрування та визначення цифрових еквівалентів поточного базису це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у обчислювальний перетворювач "цифровий еквівалент - робочий код", який містить n-розрядний вхідний регістр, суматор, вихідний регістр, причому перший вихід n-розрядного вхідного регістра з'єднано з першим входом суматора, введено цифровий комутатор, блок оперативної пам'яті, блок керування та цифрову схему порівняння, причому перший вхід цифрового комутатора з'єднано з виходом блока оперативної пам'яті, а його другий вхід з'єднано з першим виходом блока керування, другий вихід блока керування з'єднано з входом nрозрядного вхідного регістра, вихід цифрового комутатора з'єднано з першим входом суматора, другий вхід суматора з'єднано з виходом nрозрядного вхідного регістра, вихід суматора з'єднано з входом n-розрядного вхідного регістра та цифрової схеми порівняння, виходи цифрової схеми порівняння з'єднано з входами n-розрядного 61611 4 вхідного і вихідного регістрів, вихід вихідного регістра є виходом перетворювача. На кресленні представлено структурну схему обчислювального перетворювача "цифровий еквівалент - робочий код". Пристрій містить блок оперативної пам'яті 1, блок керування 2, цифровий комутатор 3, суматор 4, цифрову схему порівняння 5, вхідний регістр 6, вихідний регістр 7, причому вхід цифрового комутатора 3 з'єднано з виходом блока оперативної пам'яті 1 та першим виходом блока керування 2, другий вихід блока керування 2 з'єднано з входом n-розрядного вхідного регістра 6, вихід цифрового комутатора 3 з'єднано з першим входом суматора 4, другий вхід суматора 4 з'єднано з виходом nрозрядного вхідного регістру 6, вихід суматора 4 з'єднано з входом n-розрядного вхідного регістра 6 та цифрової схеми порівняння 5, виходи цифрової схеми порівняння 5 з'єднано з входами nрозрядного вхідного 6 і вихідного 7 регістрів, вихід вихідного регістра 7 є виходом перетворювача. Пристрій працює таким чином. Перетворення вхідного коду K ВХ у код системи числення з ваговою надлишковістю NP здійснюється шляхом послідовного порозрядного наближення за принципом "цифра-за-цифрою", а саме: старшими розрядами вперед. На першому кроці по команді блока керування 2 вхідний код K ВХ подається в n-розрядний вхідний регістр 6. Далі за допомогою цифрового комутатора 3 із блока оперативної пам'яті 1 вибираються ваги розрядів KQi  . У суматорі 4 відбувається віднімання значення KQi  від K ВХ , що знаходиться в n-розрядному вхідному регістрі 6. На основі аналізу результату операції віднімання на цифровій схемі порівняння 5 у вихідному регістрі 7 формуються розрядні коефіцієнти робочого коду ai , а в n-розрядному вхідному регістрі 6 відбувається запис значення результату операції віднімання, причому: na K i  K ВХ   a j  K Q j , j i а значення розрядних коефіцієнтів задовольняють умові: ,  1 якщо K i  0; ai   0, якщо K i  0.    5 Комп’ютерна верстка М. Ломалова 61611 6 Підписне Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601