Генератор рівномірно розподілених випадкових бітів

Генератор рівномірно розподілених випадкових бітів, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювачаобмежувача та лічильного тригера, а також багаторозрядний регістр зсуву, елемент "ВИКЛЮЧНЕ АБО", вихід якого є виходом пристрою, а вихід тактового генератора з'єднаний з синхровходом регістра зсуву, який відрізняється тим, що додатково введені мультиплексори, інформаційні входи яких підключені до виходів регістра зсуву у довільному порядку, а виходи мультиплексорів з'єднані з входами елемента "ВИКЛЮЧНЕ АБО", адресні входи мультиплексорів підключені до виходів додатково введеного двійкового лічильника, вхід якого з'єднаний з виходом тактового генератора. Винахід відноситься до області обчислювальної техніки і може бути використаний в системах захисту інформації обчислювальних систем, наприклад, при генерації параметрів алгоритмів криптографічного перетворення, в протоколах аутентифікації, в засобах імовірнісного кодування та ін. Відомий генератор випадкових чисел [див. рис.4 в статті: Торба А.А., Елаков С.Г., Степченко А.З. Генерация равновероятных случайных последовательностей на основе физических датчиков //Радиотехника. Всеукр. міжвід. наук.-техн. зб. 2001. Вип. 119, с.108-113.], що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого з'єднано з входом дворозрядного регістра зсуву, виходи якого увімкнуті до входів схеми "ВИКЛЮЧНЕ АБО", а вихід цього елемента з'єднано з входом даних вихідного регістра зсуву, виходи якого є виходами генератора випадкових чисел, тактовий генератор, вихід якого з'єднаний з синхровходом дворозрядного регістра зсуву і входом дільника на 2, вихід якого з'єднано з синхровходом вихідного регістра зсуву. Недоліком цього генератора є невелика швидкість формування випадкових бітів, тому що підвищення частоти тактового генератора призводить до того, що імовірності формування випадкових одиниць або нулів не тільки не вирівнюються, а навпаки, ще більше розрізняються за рахунок статистичного зв'язку між логічними рівнями на входах схеми "ВИКЛЮЧНЕ АБО". Найбільш близьким по сукупності ознак є генератор рівномірно розподілених випадкових послідовностей [Деклараційний патент України №61439A, MKI G06F7/58, G07C15/00, Бюл. №11 від 17.11.2003], що містить вузол генерації випа (19) UA (11) 86979 (13) C2 (21) a200613117 (22) 11.12.2006 (24) 10.06.2009 (46) 10.06.2009, Бюл.№ 11, 2009 р. (72) ТОРБА АЛЄКСАНДР АЛЄКСЄЄВІЧ, UA, КАЧКО ОЛЕНА ГРИГОРІВНА, UA, ТОРБА ГАННА ОЛЕКСАНДРІВНА, UA, ЄЛАКОВ СЕРГІЙ ГЕННАДІЙОВИЧ, UA, БОБУХ ВСЕВОЛОД АНАТОЛІЙОВИЧ, UA (73) ЗАКРИТЕ АКЦІОНЕРНЕ ТОВАРИСТВО "ІНСТИТУТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ", UA (56) UA 61439 A, 17.11.2003 UA 72655 C2, 15.03.2005 UA 68912 A, 16.08.2004 SU 1599856 A1, 15.10.1990 SU 1327118 A1, 30.07.1987 RU 2271612 C1, 10.03.2006 WO 9748462 A1, 24.12.1997 DE 102002044084 A1, 13.04.2006 3 дкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювачаобмежувача та лічильного тригера, вихід якого з'єднаний з входом багаторозрядного регістра зсуву, а його виходи підключені до входів елемента "ВИКЛЮЧНЕ АБО", на виході цього елемента формуються послідовності випадкових бітів, які за допомогою вихідного регістра зсуву перетворюються в паралельний формат. Недоліком цього генератора є невелика швидкість формування випадкових бітів, тому що до входів елемента "ВИКЛЮЧНЕ АБО" надходять з декількох виходів регістра зсуву послідовності випадкових сусідніх бітів, які мають значні кореляційні зв'язки між собою. В основу винаходу поставлена задача створення такого генератора рівномірно розподілених випадкових бітів, в якому додавання нових схемних елементів і зв'язків дозволило б підвищити швидкість формування випадкових бітових послідовностей за рахунок зменшення кореляційних зв'язків між сусідніми бітами. Такий технічний результат може бути досягнутий, якщо в генераторі рівномірно розподілених випадкових бітів, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, а також багаторозрядний регістр зсуву, елемент "ВИКЛЮЧНЕ АБО", вихід якого є виходом пристрою, а вихід тактового генератора з'єднаний з синхровходом регістра зсуву, згідно винаходу, додатково введені мультиплексори, інформаційні входи яких підключені до виходів регістра зсуву у довільному порядку, а виходи мультиплексорів з'єднані з входами елемента "ВИКЛЮЧНЕ АБО", адресні входи мультиплексорів підключені до виходів додатково введеного двійкового лічильника, вхід якого з'єднаний з виходом тактового генератора. Таким чином, введення в генератор рівномірно розподілених випадкових бітів додаткових мультиплексорів та двійкового лічильника дозволяє усунути статистичну залежність між сусідніми бітами на входах елемента «ВИКЛЮЧНЕ АБО» і таким чином підвищити швидкодію генератора випадкових бітів і покращити статистичні характеристики бітових послідовностей, що генеруються. На рисунку зображена структурна схема генератора рівномірно розподілених випадкових бітів. Генератор містить вузол 1 генерації випадкових логічних рівнів, який складається з послідов 86979 4 но з'єднаних генератора 2 шуму, підсилювачаобмежувача 3 і лічильного тригера 4, багаторозрядний регістр 5 зсуву, вхід даних якого підключено до виходу лічильного тригера 4, а виходи з'єднані з інформаційними входами мультиплексорів 6-1...6-j у довільному порядку, виходи мультиплексорів 6-1...6-j підключені до входів елемента 7 «ВИКЛЮЧНЕ АБО», вихід якого є виходом пристрою, адресні входи мультиплексорів 6-1...6-j підключені до виходів двійкового лічильника 8, вхід якого з'єднаний з синхровходом регістра 5 зсуву і з виходом тактового генератора 9. Генератор рівномірно розподілених випадкових бітів працює наступним чином. На виході генератора 2 шуму формуються імпульси випадкової амплітуди, наступні через випадкові часові інтервали. Ці випадкові імпульси підсилювачем-обмежувачем 3 перетворюються в логічні рівні ТТЛ або КМОН мікросхем. Імпульси з виходу підсилювача-обмежувача З подаються на вхід лічильного тригера 4, на виході якого формуються логічні рівні, з рівною імовірністю приймаючі значення нуля або одиниці в випадкові моменти часу. Випадкові логічні рівні з виходу лічильного тригера 4 записуються в багаторозрядний регістр 5 зсуву з частотою Fo, що визначається тактовим генератором 9. Випадкові логічні рівні на виходах регістра 5 зсунуті у часі на відстань, кратну періоду тактового генератора 9. Через декілька розрядів регістру 5 зсуву, тобто через декілька часових інтервалів тактової частоти Fo кореляційні зв'язки між випадковими логічними рівнями зникають, і такі логічні рівні можна об'єднувати на входах елемента 7 «ВИКЛЮЧНЕ АБО», Мультіплексори 6-1...6-j обирають по черзі статистичне незалежні логічні рівні на виходах регістра 5 зсуву та комутують (тобто передають) до входів елемента 7 «ВИКЛЮЧНЕ АБО», вихід якого є виходом пристрою. Вихідні сигнали двійкового лічильника 8 подаються на адресні входи мультиплексорів 61...6-j для керування комутацією інформаційних входів. Вхід двійкового лічильника 8 з'єднаний з виходом тактового генератора 9. Кількість розрядів між виходами регістру 5 обирається такою, щоб забезпечити статистичну незалежність між логічними рівнями на сусідніх входах мультиплексорів 6-1...6-j. Це сприяє покращенню статистичних характеристик випадкових послідовностей, які генеруються. Зазвичай кількість розрядів у кожній групі регістру 5 значно перевищує кількість входів кожного з мультиплексорів 6-1...6-j. 5 Комп’ютерна верстка Н. Лиcенко 86979 6 Підписне Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601