Інтегратор

Інтегратор містить два ланцюжки із М послідовно з'єднаних конденсаторів кожен і діодний ланцюжок з 2М послідовно з'єднаних діодів, причому вільний вивід першого конденсатора першого ланцюжка та анод першого діода діодного ланцюжка з'єднаний з вільним виводом другого ланцюжка конденсаторів утворюють перший та другий виводи для під'єднання вхідного сигналу більшій вивід останнього конденсатора першого ланцюжка під'єднано до загальної точки з'єднання останньої па 36109 гналу. Вільний вивід останнього конденсатора першого ланцюжка під'єднано до загальної точки з єднання останньої пари діодів діодного ланцюжка, кожна із загальних точок з'єднання конденсаторів другого ланцюжка під'єднана до аноду відповідного непарного діоду діодного ланцюжка, а вільний вивід останнього конденсатора другого ланцюжка утворює перший вихідний вивід, другим вихідним виводом є другий вхідний вивід, що відрізняється від прототипу тим, що кожна із загальних точок з'єднання конденсаторів першого ланцюжка під'єднана до аноду відповідного парного діоду діодного ланцюжка через М резисторів, причому величина опору R кожного із резисторів і ємкість С кожного із конденсаторів визначаються із умови: t = RC >>> Т0 де t - постійна інтегрування кожного R-C ланцюжка; Т0 - тривалість періоду вхідного сигналу. Виключення комутатора спрощує пристрій, дозволяє зробити його пасивним. Під'єднання кожної із загальних точок з'єднання конденсаторів першого ланцюжка до анодів відповідних парних діодів діодного ланцюжка через М-є резистори розширює функціональні можливості прототипу, оскільки дозволяє виконувати інтегрування кожним із R-C ланцюжків при відповідній полярності вхідного сигналу без обмеження часу інтегр ування та рівня вихідного сигналу. Виконання умови t = RC >>> Т0 дозволяє на кілька порядків зменшити амплітуду та фазову погрішність інтегрування. Використання відомого помножувача напруги із введенням в нього нових зв'язків та виключення комутатора дозволяє забезпечити нові функції інтегратора з одночасним спрощенням та підвищенням точності. Отже, запропоноване рішення відповідає критерію "винахідський рівень". Усі ознаки істотні, виключення будь-якого з них не дає можливості досягти мету винаходу. Пошук, проведений за джерелами науковотехнічної та патентної інформації, показав, що сукупність усіх істотних ознак даного винаходу невідома. Запропонований винахід пояснюється електричною схемою пристрою, яка наведена на фігурі. Інтегратор містить перший ланцюжок, який включає М послідовно з'єднаних конденсаторів 1, другий ланцюжок із М послідовно з'єднаних конденсаторів 2 та діодного ланцюжка із 2М послідовно з'єднаних діодів 3. Вільний вивід першого конденсатора першого ланцюжка та анод першого діода діодного ланцюжка утворюють виводи 4 і 5 для підключення до джерела вхідного сигналу. Вільний вивід останнього конденсатора першого ланцюжка під'єднано через останній із М резисторів 6 до загальної точки з'єднання останньої пари діодів діодного ланцюжка. Кожна із загальних точок з'єднання конденсаторів 2 другого ланцюжка під'єднана до аноду відповідного непарного діоду 3 діодного ланцюжка. Вільний вивід останнього конденсатора другого ланцюжка утворює перший вихідний вивід 7. Др угим вихідним виводом є другий вхідний вивід 5. Кожна із загальних точок з'єднання конденсаторів першого ланцюжка під'єднана до анодів відповідних парних діодів 3 діодного ланцюжка через М-є резистори 6. Інтегратор працює таким чином. Якщо на вхідні виводи 4 і 5 поступає періодичний сигнал, то при позитивному сигналі діється заряд першого конденсатора першого ланцюжка до напруги: tö T ö æ æ UC1 = UВХ ç 1 - е - ÷ = UВХ ç 1 - е - 0 ÷ tø 2t ø è è (1) де UBX - амплітуда вхідного сигналу; T t = 0 - час заряду, дорівнює половині періоду 2 вхідного сигналу; t=RC - постійна заряду; R - опір кожного із М резисторів; С - ємність кожного із М конденсаторів першого та другого ланцюжка конденсаторів. При наступному за позитивним негативний сигнал заряджує перший конденсатор другого ланцюжка до напруги : tö T ö æ æ UC 2 = 2UВХ ç 1 - е - ÷ = 2UВХ ç1 - е - 0 ÷ (2) tø t ø è è Загальний час заряду першого конденсатора другого ланцюжка з початку відліку (від появи позитивного напівперіоду вхідного сигналу) дорівнює періоду Т0, таким чином, постійна заряду двох R-C ланцюжків подвоюється. Час заряду другого конденсатора першого ланцюжка від початку відліку дорівнює 1,5Т0, час заряду другого конденсатора другого ланцюжка від початку відліку дорівнює 2Т0. Таким чином, запропонована схема, котра містить 2М R-C ланцюжків виконує функції еквівалентного R-C ланцюжка із загальним максимальним часом заряду (постійної інтегрування): (3) Тінт=Мt та забезпечує ви хідний сигнал на виводах 5 і 7 через максимальний час інтегрування з урахуванням схеми помноження: U вих max = M Tінт T ІНТ òU ВХ dt = 0 M(Tінт - 0) U ВХ = 2U ВХ (4) Т інт Таким чином, запропонований інтегратор має необмежений час інтегрування та необмежений вихідний сигнал, оскільки число М необмежене і теоретично може сягати безкінцевості. Відносна погрішність інтегрування (5) 1 dUВХ = RН 2 Мt RН + R зменшується в М разів, де RH - опір навантаження, під'єднаного до вихідних ви водів. Фазова погрішність 1 (6) tgDj = 2 RН Мw RН + R також зменшується в М разів, де w - кругова частота синусоїдального вхідного сигналу. Величина опору резистора R та ємкість С приймається із умови забезпечення точності інтегрування: t = RC >>> Т0 (7) В якості резисторів 6 можливо використовувати будь-які високоомні, наприклад, типу МЛТ. В якості конденсаторів 1 і 2 краще використовувати конденсатори із неполярних плівок з низьким кое 2 36109 фіцієнтом абсорбації, наприклад, типу ПМГП або ФТ. Діоди 3 краще використовувати з малими зворотними струмами, краще у вигляді діодних складень типу 2ДС408Б1. Розроблений інтегратор може використовуватися в якості пасивних інтегруючи х пристроїв в аналогових ЕОМ, елементів затримки сигналу за часом в автоматиці. Наприклад, при R=100 МОм, С=100 мкФ, М=1000 час затримки дорівнює не менше Тінт = MRC =10810-4103 = 107 с » 3 місяці. З та ким часом затримки в теперішній час пасивних пристроїв не існує. Використання інтегратора, наприклад, у програмному реле часу типу ВЛ дозволить знизити його собівартість не менше, ніж у 5 разів, одночасно значно розширивши діапазон установок. Економічний ефект при виготовленні партії в 100 шт. програмних реле часу з використанням розробленого інтегратора становитиме не менш як 8700 гривень. 3 36109 Фіг. __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2001 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 4