Адаптивний комутатор для стекового процесора
Текст
Адаптивний комутатор для стекового процесора, якій має у своєму складі n інформаційних вхідних і m вихідних шин, першу і другу керуючу шини, n демультиплексорів, причому керуючі входи дeмультиплексорів з'єднані з другою керуючою шиною, j-а вихідна шина з'єднана з першим виходом j-го демультиплексора і кожним подальшим виходом кожного з попередніх демультиплексорів (і = 1, ... , m), який відрізняється тим, що містить 38437 з'єднані з другою керуючою шиною, j-а вихідна шина з'єднана з першим виходом j-го демультиплексора і кожним подальшим виходом кожного з попередніх демультиплексорів (і = 1, ... , m), згідно з винаходом має у своєму складі керуючий вхід, вхід завдання режиму роботи, n елементів нерівнозначності, n елементів 1, дешифратор з інверсними виходами, причому вхід завдання режиму роботи з'єднаний з першими входами елементів нерівнозначності, керуючий вхід з'єднаний з першим входом першого елемента 1, вихід і-го елемента 1 з'єднаний з другим входом і-го елемента нерівнозначності і першим входом (і+1)-го елемента 1, (і = 1, ... , n-1), вихід n-го елемента 1 з'єднаний з другим входом n-го елемента нерівнозначноcті, j-ий вихід дешифратора з'єднаний з другим входом j-го елемента і, вихід j-го елемента нерівнозначність з'єднаний з входом "Синхронізація" j-го домультиплексора, (j = 1, ... , n), перша керуюча шина з'єднана з входами дешифратора. На фіг. представлена функціональна схема адаптивного комутатора для стекового процесора для n = 4 і m = 8, що містить інформаційні вхідні шини 1, вихідні шини 2, першу керуючу шину 3, демультіплексори 4, елементи 5 нерівнозначності, елементи 6 і вхід 7 завдання режиму роботи, керуючий вхід 8, дешифратор з інверсними виходами 9, другу керуючу шину 10. Елементи схеми адаптивний комутатор для стекового процесора з'єднані таким чином, інформаційна вхідна шина 1і (і = 1, ..., n) з'єднана з інформаційними входами і-го демультіплексора, j-та вихідна шина 2j з'єднана з першим виходом j-го демультіплексора 4j і кожним наступним виходом кожного із попередніх демультіплексорів 4 (j = 1, …, m). Перша керуюча шина 3 з'єднана з відповідними входами дешифратора 9 з інверсними виходами. Друга керуюча шина 10 з'єднана з керуючими входами демультіплексорів 4. Вхід 7 завдання режиму роботи з'єднаний з першими входами елементів 5 нерівнозначність. Керуючий вхід 8 з'єднаний з першим входом елементу 6і. і-ий вихід дешифратора 9 з'єднаний з другим входом елементу 6і і (і = 1, ..., n). Для однозначності опису нумерації виходів дешифратору 9, елементів 4, 5, 6 ведеться ліворуч направо по схемі. Вихід елементу 6j і (j = 1, ..., n-1) з'єднаний з другим входом елементу 5j нерівнозначність і першим входом елементу 6(j+1) і. Вихід і-го елементу 5і нерівнозначність з'єднаний з входом "Сінхронізація" демультіплексора 4і (і = 1, ..., n). Працює адаптивний комутатор для стекового процесора наступним чином. На інформаційні вхідні шини 11-14 подається повідомлення, що повністю або частково необхідно зкомутувати на вихідних шинах 2. На першу керуючу шину 3 подається двійковий код, що зазначає, яка кількість розрядів обирається із вхідно го повідомлення. При коді 00 на шині 3 обирається сигнал із інформаційної вхідної шини 11, при коді 01 - із шин 11 і 12, при коді 10 - із шин 11, 12, і 13 i т. д. На другу керуючу шин у 10 подається двійковий код, що зазначає, на яку кількість розрядів щодо першої вихідної шини 2 необхідно зсунути інформацію, що надійшла на інформаційні входи демультіплексорів 4. При коді 000 на керуючій шині 10 інформація, що комутується, передається на вхідні шини 2 без зсуву. При коді 001 інформація на вихідних шинах 2 зсувається на один розряд, при коді 010 - на два розряду і т. д. Вхід 7 призначений для завдання режиму роботи. При подачі сигналу "0" на вхід 7 пристрою дозволяє обирати l старших значень інформаційних вхідних шин 11-1l і здійснювати їх зсув. При подачі сигналу "1" на вхід 7 пристрою обирається l молодших значень інформаційних шин 1n-l+1…1n. Після подачі відповідних значень на шини 1, 3, 10 і вхід 7 завдання режиму роботи, на керуючий вхід 8 подається сигнал "1". На інверсних виходах деши фратору 9 формується інверсний унітарний код виду 11...101...1. При зміні значень сигналів на шині 3 змінюється положення значення "0" в вихідному двійковому коді. Сигнал "1" із керуючого входу 8 розповсюджується по елементах 6 і до ти х пір, поки на другий вхід елементу 6l+1 і із виходу деши фратору 9 поступає сигнал "0". На виходах елементів 6 і формується послідовність сигналів 1...10...0. Якщо значення сигналу на вході 7 дорівнює "0", то на другі входи елементів 51-5l поступає сигнал "1", що минає на їх виходи і відкриває виходи демультиплексорів 41-4l. При значенні сигналу на вході 7 "0" на ви ходах елементів 5 і формується інверсний код і відкриваються демультиплексори 4n-l+1-4n. Порівняємо запропонований адаптивний комутатор для стокового процесора та прототип за складністю. Прототип має n мультиплексорів і n демультиплексорів. Запропонований пристрій має n демультиплексорів, дешифратор, n елементів I і n елементів нерівнозначність. Складність дешифратору менш складності мультіплексора, а загальна складність елементу І і елементу нерівнозначність не перевищує половину складності мультиплексора. Отже, загальна складність запропонованого пристрою не перевищує складності демультиплексорів і (n/2+1) мультиплексорів. Таким чином, запропонований пристрій простіше прототипу. Запропонований пристрій має більш широкі функціональні можливості, бо дозволяє комутувати, як старші так і молодші розряди інформаційного повідомлення. Таким чином, адаптивний комутатор для стокового процесора має простішу схемну реалізацію і ширші функціональні можливості, і його застосування надасть позитивний ефект. 2 Фіг. 38437 3 38437 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2001 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 4
ДивитисяДодаткова інформація
Назва патенту англійськоюSelf-adapting commutator switch for a stack-based processor
Автори англійськоюChumachenko Ihor Volodymyrovych
Назва патенту російськоюАдаптивный коммутатор для стекового процессора
Автори російськоюЧумаченко Игорь Владимирович
МПК / Мітки
МПК: H03K 17/693
Мітки: процесора, комутатор, стекового, адаптивний
Код посилання
<a href="https://ua.patents.su/4-38437-adaptivnijj-komutator-dlya-stekovogo-procesora.html" target="_blank" rel="follow" title="База патентів України">Адаптивний комутатор для стекового процесора</a>
Попередній патент: Модуль для реалізації типових логічних формул
Наступний патент: Спосіб визначення залишкового ресурсу роботи машини
Випадковий патент: Високомоментний двигун постійного струму з комбінованим збудженням