Цифровий пристрій для обчислення функцій

Цифровий пристрій для обчислення функцій, що містить зміщуючий регістр, інформаційні входи якого з'єднані з входами пристрою, адресну комбінаційну схему, інформаційні входи якої підключені до виходів зміщуючого регістра, блок пам'яті, входи якого з'єднані з виходами адресної комбінаційної схеми, керуюча шина пристрою "Скид" підключена до перших керуючих входів зміщуючого регістра та регістра, шина "Запуск" є керуючою шиною пристрою, керуючий тригер, перший вхід якого підключений до шини "Скид", а другий - до U 2 (19) 1 3 Найбільш близьким до пропонованого по технічній суті є пристрій [2], цифровий пристрій для обчислення функцій, що вміщує зміщуючий регістр 1, інформаційні входи якого з'єднані з входами пристрою, адресну комбінаційну схему 2, інформаційні входи якої підключені до виходів зміщуючого регістра, блок пам'яті 3, входи якого з'єднані з виходами адресної комбінаційної схеми, керуюча шина пристрою «Скид» підключена до перших керуючих входів зміщуючого регістра та регістра, шина «Запуск» є керуючою шиною пристрою, керуючий тригер 4, перший вхід якого підключений до шини «Скид», а другий - до шини «Запуск», інверсний вихід тригера 4 підключений до керуючого входу адресної комбінаційної схеми 2, а прямий вихід тригера 4 з'єднаний з другим керуючим входом зміщуючого регістра 1, треті керуючі входи якого з'єднані першими виходами блока пам'яті 3 і підключені до входів елемента «АБО-НІ» 5, вихід якого з'єднаний із входом вузла 6 диференціювання, вихід якого підключений до керуючого входу групи елементів «І» 7, інформаційні входи яких підключені до відповідних виходів зміщуючого регістра 1, а виходи елементів «И» 7 підключені до відповідних зчитувальних входів регістра 8, кодові входи якого з'єднані з відповідними другими виходами блока пам'яті 3. Недоліком даного цифрового пристрою є низька надійність. Мета корисної моделі - підвищення надійності пристрою при збереженні приладних затрат. Зазначена мета досягається тим, що у пристрій, що вміщує зміщуючий регістр 1, інформаційні входи якого з'єднані з входами пристрою, адресну комбінаційну схему 2, інформаційні входи якої підключені до виходів зміщуючого регістра, блок пам'яті 3, входи якого з'єднані з виходами адресної комбінаційної схеми, керуюча шина пристрою «Скид» підключена до перших керуючих входів зміщуючого регістра та регістра, шина «Запуск» є керуючою шиною пристрою, керуючий тригер 4, перший вхід якого підключений до шини «Скид», а другий - до шини «Запуск», інверсний вихід тригера 4 підключений до керуючого входу адресної комбінаційної схеми 2, а прямий вихід тригера 4 з'єднаний з другим керуючим входом зміщуючого регістра 1, треті керуючі входи якого з'єднані першими виходами блока пам'яті 3 і підключені до входів елемента «ИЛИ-НЕ» 5, вихід якого з'єднаний із входом вузла 6 диференціювання, вихід якого підключений до керуючого входу групи елементів «И» 7, інформаційні входи яких підключені до відповідних виходів зміщуючого регістра 1, а виходи елементів «И» 7 підключені до відповідних зчитувальних входів регістра 8, кодові входи якого з'єднані з відповідними другими виходами блока пам'яті 3, відповідно до корисної моделі вихід вузла 6 диференціювання підключений до входу введеного елемента затримки 9, вихід якого підключений до керуючого входу введеного блоку МДПключів 10, інформаційні входи блоку МДП-ключів 10 з'єднані з відповідними виходами вихідного регістра 8, а інформаційні виходи блоку МДПключів з'єднані з інформаційними входами вхідно 40745 4 го регістру 1 і є «входом/виходом» цифрового пристрою для обчислення функцій. В основу корисної моделі цифрового пристрою для обчислення функцій поставлено задачу підвищення надійності шляхом схемотехнічного вирішення, у вигляді введення кодових шин "вхід/вихід", які з'єднані з кодовими інформаційними входами зміщуючого регістра, та з виходами блоку МДП-ключів, входи якого підключено до відповідних виходів регістру, а керуючий вхід підключений до виходу елементу затримки, вхід якого підключений до виходу вузла диференціювання, забезпечити зменшення кількості контактів зумовлену об'єднанням шин входів та виходів по яким інформація вхідна та вихідна з'являється роздільно у часі, завдяки запропонованому рішенню для всіх ознак, які вказані у частині формули винаходу що відрізняється, і виявляють в процесі взаємодії характерні їм відомі властивості, що дають, кожен із них окремо, відомий позитивний ефект. Отже, забезпечується надпідсумковий позитивний ефект, зумовлений сукупністю вказаних ознак, що задовольняє критерію «суттєві відмінності». На фігурі зображена структурна схема цифрового пристрою. Пристрій містить зміщуючий регістр 1, адресну комбінаційну схему 2, блок пам'яті 3, керуючий тригер 4, елементи «ИЛИ-НЕ» 5, вузол диференціювання 6, групу елементів «И» 7, регістр 8, елемент затримки 9, блок МДП-ключів 10. У пропонованому пристрої значення функцій виводиться у вигляді додавання по mod 2 коректуючих констант і трансформованої в зміщуючому регістрі кодової послідовності вхідного аргументу. Для ділянки зміни аргументу функція подається в такому вигляді: ( (x j £ x £ x S +1 ) ) F(x ) = x xojq0 + xisq± i + ... + x(m -1) jq± (m -1) Å D j де х - аргумент функції; q - основа прийнятої системи лічення; m - розрядність коефіцієнту нахилу апроксимуючої прямої; x(oj)...x(m - 1)j константи перетворення, що мають значення 0 або 1; Dj значення коректуючих констант, визначених як сума по mod 2 значення трансформованої кодової послідовності вхідного аргументу і відповідного йому значення кодової послідовності функції. Кількість і знаки зміщень вибираються із врахуванням необхідної точності відтворення функції. Процедура розрахунку функцій, що реалізується, зумовлюється тим, що визначається значення коректуючої константи й коефіцієнта нахилу прямої на j-ій лінійній ділянці апроксимації. Цифровий пристрій для обчислення функцій, що вміщує зміщуючий регістр 1, інформаційні входи якого з'єднані з входами пристрою, адресну комбінаційну схему 2, інформаційні входи якої підключені до виходів зміщуючого регістра, блок па 5 м'яті 3, входи якого з'єднані з виходами адресної комбінаційної схеми, керуюча шина пристрою «Скид» підключена до перших керуючих входів зміщуючого регістра та регістра, шина «Запуск» є керуючою шиною пристрою, керуючий тригер 4, перший вхід якого підключений до шини «Скид», а другий - до шини «Запуск», інверсний вихід тригера 4 підключений до керуючого входу адресної комбінаційної схеми 2, а прямий вихід тригера 4 з'єднаний з другим керуючим входом зміщуючого регістра 1, треті керуючі входи якого з'єднані першими виходами блока пам'яті 3 і підключені до входів елемента «АБО-НІ» 5, вихід якого з'єднаний із входом вузла 6 диференціювання, вихід якого підключений до керуючого входу групи елементів «І» 7, інформаційні входи яких підключені до відповідних виходів зміщуючого регістра 1, а виходи елементів «І» 7 підключені до відповідних зчитувальних входів регістра 8, кодові входи якого з'єднані з відповідними другими виходами блока пам'яті 3, який відрізняється тим, що вихід вузла 6 диференціювання підключений до входу введеного елемента затримки 9, вихід якого підключений до керуючого входу введеного блоку МДП-ключів 10, інформаційні входи блоку МДП-ключів 10 з'єднані з відповідними виходами вихідного регістра 8, а інформаційні виходи блоку МДП-ключів з'єднані з інформаційними входами вхідного регістру 1 і є «входом/виходом» цифрового пристрію для обчислення функцій. Надійність цифрових пристроїв для обчислення функцій, які створюються у вигляді інтегральних мікросхем підвищується тому, що інтенсивність відмов l контактних вузлів всередині схеми на три, ..., чотири порядки менша в порівнянні з формуванням зовнішніх контактних вузлів. Відомо [3], що основними причинами відмови приладів при зборці кристалів в корпус та установці на друковану плату є недостатня механічна міцність контактів, мала адгезія виводів до контактної площадки і останньої до підложи, деградації контактного опору через взаємну дифузію металів з утворенням інтерметалевих фаз і пустот, або прихованого технологічного дефекту. Під контактним вузлом приймається система: струмоведуча площина металізації - термокомпресія - провідник - контактний вивід корпусу міжз'єднання до струмоведучої площадки друкованої плати. Припустимо, інтенсивність відмов кожного контактного вузла при операціях: -термокомпресія провідника до металізованої площадки дорівнює l1 = 10 -6 -термокомпресія провідника до контакту площини корпусу дорівнює l 2 = 10 -6 -контакт виводів корпусу 1С до друкованої плати дорівнює l 3 = 10 -6 Тоді загальна інтенсивність відмови одного контактного вузла дорівнює 40745 6 l 3 = l1 + l 2 + l 3 = 10 -6 + 10 -6 + 10 -6 = 3 × 10 -6. Наприклад, у пристроїв при обробці інформаційних операндів з розрядністю 32 загальна інтенсивність відмов контактних вузлів дорівнює 32 × l 3 = 32 × 10 -6 = 96 × 10 -6 Тоді середній час безвідмовної роботи Тр пристроїв дорівнює Tp = (1 / Sl i ). (3) Припустимо, що для пристроїв з числом контактних вузлів 32 інтенсивність відмови пристрою l = 96 × 10 -6 прототипу дорівнює 3 пр , ау цифрового пристрою для обчислення функцій з розробленою новою схемотехнікою - зменшується число контактних вузлів в 2 рази, тоді l3 вин = (96 / 2) × 10 -6 , тобто за рахунок зменшення кількості контактних вузлів інтенсивність відмови пристроювинаходу зменшується в 2 рази. Причому, порівняння проводиться при ідентичних умовах формування елементів конструкції, технології виготовлення пристроїв і мають однакову інтенсивність відмови. Це забезпечує збільшення середнього часу безвідмовної роботи цифрового пристрою для обчислення функції, відповідно [3] в Tр вин / Т р пр = (1 / Sl і )вин /(1 / Sl і )пр , рази (4) де Тр пр - середній час безвідмовної роботи пристрою-прототипу; Тр вин - середній час безвідмовної роботи цифрового пристрою для обчислення функції з розробленою новою схемотехнічною реалізацією. Тоді для наведеного прикладу середній час безвідмовної роботи збільшується в Тиз / Т пр = 96 × 10 -6 /(96 / 2) × 10 -6 = 2 рази. Отже, зменшення кількості контактних вузлів (припустимо) в 2 рази при збереженні паралельної обробки операндів високої точності зменшується середній час безвідмовної роботи в 2 рази. Цифровий пристрій для обчислення функцій працює таким чином. По входу «Скид» пристрою імпульс встановлює у вихідний стан зміщуючий регістр 1, тригер 4, регістр 8. Імпульс «Запуск» надходить на лічильний вхід тригера 4 і встановлює на виході регістра 1 вхідну кодову послідовність аргументу. Оскільки дозволяючий вхід адресної комбінаційної схеми 2 відкритий інверсним виходом тригера 4, то під дією коду аргументу на виході схеми 2 сформується імпульс, який надходить на відповідний вхід блоку пам'яті 3, під дією якого з перших виходів блока пам'яті 3 зчитується код керуючої константи, який надходить на відповідні треті керуючі входи зміщую чого регістру 1, під дією якого вхідна кодова послідовність аргументу трансформується в зміщуючому регістрі по цілих степенях двійки вліво чи 7 40745 вправо в залежності від знаку степеня при основі q. З других виходів блока пам'яті 3 зчитується код коректуючої константи D j і записується по кодових входах регістру 8. Трансформований код аргументу, проходячи через групу елементів «І» 7 під дією імпульсу дозволу сформованого елементом «АБО-НІ» 5 та вузлом диференціювання 6, надходить на лічильні входи регістру 8. Під дією одиниць, що надійшли на лічильний вхід регістру 8, відбудеться переключення відповідного тригера в регістрі 8 на протилежне, тобто відбудеться сумуванням по mod 2. На виході регістра 8 з'явиться код значення відтворюваної функції, який надходить на інформаційні входи блоку МДП-ключів 10, інформаційний вихідний код з'явиться на виході блоку МДПключів 10 після надходження затриманого елементом затримки 9 імпульсу дозволу сформованого елементом «АБО-НІ» 5 та вузлом диференціювання 6, отже інформаційний вихідний код (код значення відтворюваної функції) з'явиться на кодових шинах "вхід/вихід" пристрою. Таким чином, зменшення числа контактних вузлів у запропонованому пристрої при збереженні паралельної обробки операндів високої точності Комп’ютерна верстка Д. Шеверун 8 (зберігається швидкодія), в порівнянні з прототипом, підвищує середній час безвідмовної роботи. Цифровий пристрій, який реалізовано в єдиному кристалі, завдяки зменшенню кількості зовнішніх контактів буде більш відмовостійким і тому підвищує не тільки надійність пристрою та відсоток виходу придатних 1С, що знижує вартість цифрового пристрою для обчислення функцій. Джерела інформації: 1. Мухопад Ю. Ф., Федченко А. И., Лукашенко В. М. Табличные функциональные преобразователи с ограниченным числом хранимых констант/АУправляющие системы и машины. - 1978. №6. - С.85-88. 2. Пат. 30645 A UA, МІЖ6 G06G07/26. Цифровий пристрій для обчислення функцій/ Лукашенко В. М.; заявник і патентовласник Черкаський державний технологічний університет - №98041690; заявл. 02.04.98; опубл. 15.12.2000, Бюл. №5. -4 с (прототип). 3. Лукашенко В.М. Быстродействующие высоконадежные функционально ориентированные преобразователи // Сучасні інформаційні та енергозберігаючі технології життєзабезпечення людини. - К. ФАДА, ЛТД. -1999. №6. - С 386-392. Підписне Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601