Пристрій обробки сигналів радіолокаційної інформації

Пристрій обробки сигналів радіолокаційної інформації, що містить схему затримки з паралельно з'єднаних блоків пам'яті, перший та другий суматори та обчислювальний блок, який відрізняється тим, що схема затримки виконана з 2N -1 виходами, пристрій додатково містить блок синхронізації, блок накопичення, блок обнуления, блок обробки, перший елемент НЕ, першу схему І, другий елемент НЕ, другу схему І, компаратор та блок затримки сигналу порівняння, при цьому вхід Винахід відноситься до області радіолокації і може використовуватися для обробки радіолокаційних сигналів Відомий накопичувач пачки імпульсів (див М И Финкельштейн, "Основы радиолокации", М , "Сов радио", 1973, с 207-215) Недоліками даного накопичувана є погіршення роздільної здатності по азимуту відбитих від цілей сигналів при збільшенні їх рівнів, а також завеликий об'єм пам'яті, необхідний для затримки амплітуд відбитих сигналів на час тривалості пачки Найбільш близьким технічним рішенням, вибраним за прототип, є пристрій обробки сигналів радіолокаційної інформації з регульованим розділом, що містить схему затримки з паралельно поєднаних блоків пам'яті, перший і другий суматори та обчислювальний блок (Заявка Великобританії № 2076247, 1981 р) У ньому здійснюється затримка відбитого сигналу на 1,2 р ( р = 6 ) періодів повторення, об'єднання між собою затриманих сигналів, взятих з коефіцієнтами загасання, величина яких для отримання необхідного кутового розділу регулюється в залежності від дальності до блока накопичення є входом пристрою, а вихід сполучений з входом блока обробки, вихід якого поєднаний зі входом першого блока пам'яті, з першим входом першого суматора і з першим входом обчислювального блока, ІНШІ ВХОДИ ЯКОГО спо лучені з виходами блоків пам'яті схеми затримки, перший вихід якої сполучений з другим входом першого суматора, а другий і третій виходи сполучені з входами другого суматора, вихід якого сполучений з першим входом компаратора, другий вхід якого сполучений з виходом першого суматора, а вихід сполучений з входом блока затримки сигналу порівняння та одночасно з входом першого елемента НЕ, виходи яких сполучені з входами першої схеми І, вихід якої через другий елемент НЕ сполучений з першим входом другої схеми І, другий вхід якої сполучений з виходом обчислювального блока, а вихід є виходом всього пристрою ЦІЛІ Недоліком відомого пристрою є необхідність введення в тракт засобів обробки загасання у вигляді атенюаторів Ао Ає, що може призвести до подавления слабих сигналів При цьому реалізація даного пристрою вимагає значного об'єм пам'яті Крім того, у відомому пристрої роздільна здатність по азимуту істотно залежить від рівнів сигналів, тобто погіршується при збільшенні амплітуд сигналів Причиною, яка перешкоджає досягненню очікуваного технічного результату, є погіршення роздільної здатності (рос разрешающей способности) пристрою по азимуту, що має місце при збільшенні амплітуд сигналів Задачею, яка вирішується винаходом, є розробка пристрою обробки сигналів радіолокаційної інформації, що перевершує ВІДОМІ технічні рішення за роздільною здатністю по азимуту Зазначена задача вирішується тим, що в пристрої обробки сигналів радіолокаційної інформації, який містить схему затримки з паралельно поєднаних блоків пам'яті, перший та другий суматори ю 44415 та обчислювальний блок, згідно з винаходом, схеамплітуда В7 буде меншою порога виявлення обма затримки виконана з 2N - 1 виходами, пристрій числювального блоку 7, сигнали від цілей будуть додатково містить блок синхронізації, блок накорозділені, в іншому випадку, пичення, блок обнуління, блок обробки, перший 22 - на виході обчислювального блоку 7 розелемент НЕ, першу схему І, другий елемент НЕ, діл не відбудеться другу схему І, компаратор та блок затримки сигна23, 24 - часові діаграми сигналів на виходах лу порівняння, при цьому вхід блоку накопичення є першого суматора 12 ( І 1) та другого суматора 13 входом пристрою, а вихід сполучений з входом ( І 2) ВІДПОВІДНО 25 - діаграма сигналу порівняння блоку обробки, вихід якого поєднаний зі входом на виході компаратора 17, за умови, що сигнал першого блоку пам'яті, з першим входом першого порівняння дорівнює нулю при 1 1 £ І 2 і рівний суматора і з першим входом обчислювального одиниці при І 1 < І 2 Блок 18 затримки сигналу блоку, ІНШІ входи якого сполучені з виходами блопорівняння здійснює затримку останнього, діаграків пам'яті схеми затримки, перший вихід якої спома 26, на період повторення інформації Тповт Пелучений з другим входом першого суматора, а рший 11 елемент НЕ і перша 14 схема І виділяють другий і третій виходи сполучені з входами другого імпульси заборони, діаграма 27, в тому періоді суматора, вихід якого сполучений з першим вхоповторення, де сигнал порівняння змінив своє дом компаратора, другий вхід якого сполучений з значення з одиниці на нуль по відношенню до повиходом першого суматора, а вихід сполучений з переднього періоду повторення За допомогою входом блоку затримки сигналу порівняння та оддругого 15 елемента НЕ і другої 16 схеми І сигнал ночасно з входом першого елемента НЕ, виходи заборони "прорізає" пачку сигналів з виходу обчияких сполучені з входами першої схеми І, вихід слювального блоку 7, діаграма 28 якої через другий елемент НЕ сполучений з перПристрій працює наступним чином шим входом другої схеми І, другий вхід якої сполуОсобливістю роботи даного пристрою є двочений з виходом обчислювального блоку, а вихід є ступеневе накопичення інформації виходом всього пристрою 1) У схемі амплітудно-часового квантування протягом п зондувань (протягом частини тривалоСуть винаходу пояснюється кресленнями, де сті пачки віддзеркалених від ЦІЛІ сигналів) на фіг 1 подана структурна схема пристрою, на фіг 2 наведені часові діаграми сигналів в різних 2) У обчислювальному блоці нагромаджуються його точках сигнали з виходу амплітудно-часового квантувача протягом тривалості всієї пачки віддзеркалених Пристрій обробки сигналів радіолокаційної інсигналів формації містить блок синхронізації 1, схему затримки, з 2N - 1 виходами (для прикладу взято N = Результат другого накопичення порівнюється з 2), що складається з першого 2, другого 3, третьопорогом виявлення у обчислювальному блоці і у го 4, четвертого 5 та п'ятого 6 блоків пам'яті, обчиразі перевищення порогу видається на вихід прислювальний блок 7, блок 8 накопичення, блок 9 строю, як сигнал виявлення Двоступенева процеобнуління, блок 10 обробки, перший 11 елемент дура накопичення дозволяє значно зменшити неНЕ, перший та другий суматори 12 та 13, першу 14 обхідний об'єм пам'яті схему І, другий 15 елемент НЕ, другу 16 схему І, Радіолокаційна інформація у вигляді Ккомпаратор 17 та блок 18 затримки сигналу поріврозрядного коду з періодом зондування Тзонд надняння Вхід блоку 8 накопичення є входом приходить на вхід блоку 8 накопичення схеми амплістрою, а вихід сполучений з входом блоку обробки тудно-часового квантування, де здійснюється її 10, вихід якого поєднаний зі входом першого блоку накопичення протягом п зондувань і видача накопичених результатів на вихід у вигляді L2 пам'яті, із першим входом першого суматора 12 і розрядного коду з періодом Тповт - п х Тзонд, при 3 першим входом обчислювального блоку 7, ІНШІ цьому ВИХІДНІ амплітуди пов'язані з вхідними співвходи якого сполучені з виходами схеми затримки, відношенням перший вихід якої сполучений з другим входом першого суматора 12, а другий і третій виходи А сполучені зі входами другого суматора 13, вихід якого сполучений з першим входом компаратора .Ні 17, другий вхід якого сполучений з виходом першого суматора 12, а вихід сполучений з входом де Kj - вагові коефіцієнти блоку 18 затримки сигналу порівняння та одночасЯк зазначено вище, на діаграмі 19 подані ВХІДно з входом першого 11 елемента НЕ, виходи яких НІ амплітуди, а на діаграмі 20 - ВИХІДНІ амплітуди сполучені з входами першої 14 схеми І, вихід якої схеми амплітудно-часового квантування для п = 2 через другий 15 елемент НЕ сполучений з першим Наведені часові діаграми для двох близько розтавходом другої 16 схеми І, другий вхід якої сполушованих по азимуту цілей, що необхідно для аначений з виходом обчислювального блоку 7, а вихід лізу роздільної здатності пристрою по азимуту є виходом всього пристрою Блоки обнуління 9, Схема затримки, що складається з блоків пасинхронізації К накопичення 8 та обробки 10 явм'яті 2 - 6 , здійснює затримку інформації на 2N - 1 ляють собою схему амплітудно-часового квантуперіодів повторення Тповт (в наведеному прикладі вання На фіг 2, 19-28 наведені наступні діаграми взято N = 2), і величина затримки між входом схе19 - ВХІДНІ амплітуди, ми затримки та першим виходом, а також між сусі20 - ВИХІДНІ амплітуди схеми амплітуднодніми виходами блоків пам'яті дорівнює ТП0Вт часового квантування для п - 2 У обчислювальному блоці 7 проводиться під21 - часова діаграма суми сигналів, взятих від сумовування сигналів, взятих від входу і виходів входу і виходів схеми затримки У випадку, коли схеми затримки, порівняння отриманої суми з по рогом виявлення і видача на вихід бінарних сигналів виявлення в тих періодах повторення, де поріг перевищено Сума сигналів в часі, взятих від входу і виходів схеми затримки, наведена на діаграмі 21 У випадку, коли амплітуда В7 буде меншою порога виявлення обчислювального блоку 7, сигнали від цілей будуть розділені, в іншому випадку, 22 на виході обчислювального блоку 7 розділ не відбудеться Оскільки поріг виявлення вибирається, виходячи з умови виявлення мінімального сигналу, ймовірність розділення сигналів на виході обчислювального блоку 7 буде погіршуватися із збільшенням амплітуд сигналів Діаграми 23, 24 є часовими діаграмами сигналів на виходах першого суматора 12 (11) та другого суматора 13 ( І 2) ВІДПОВІДНО На діаграмі 25 наведений сигнал порівняння на виході компаратора 17 за умови, що сигнал порівняння дорівнює нулю при 1 1 £ І 2 і рівний одиниці при І 1 24 25 1 > '•»• » • — — » • » - • * 28 — Фіг. 2. ДП «Український інститут промислової власності» (Укрпатент) вул Сім'ї Хохлових, 15, м Київ, 04119, Україна (044) 456 - 20 - 90 >