Динамічний аналізатор спектра

Динамічний аналізатор спектра, що містить вхідний блок, вихід якого з'єднаний з входом підсилювача, а вхід - з вхідною шиною, а також формувач адрес і блок перепрограмовних постійних запам'ятовуючих пристроїв, адресні входи яких підключені до кодових виходів формувача адрес, до виходу підсилювача підключений аналогоцифровий перетворювач, два блоки помноження, кожний з яких містить N помножувачів, два блоки квадраторів, кожний з яких містить N квадраторів, блок обчислення модуля, що містить N обчислювачів, блок функціональних перетворювачів, що містить N перетворювачів, пристрій синхронізації і другий блок перепрограмовних постійних запам'ятовуючих пристроїв, який відрізняється тим, що в нього введені два блоки зсувних регістрів, кожний з яких містить N регістрів з М-1 каскадами, два блоки суматорів, кожний з яких містить N суматорів, блок комутації входів суматорів, при цьому перший і другий блок перепрограмовних запам'ятовуючих пристроїв містять N запам'ятовуючих пристроїв кожний, адресні входи яких об'єднані і підключені до виходу формувача адрес, вхід якого об'єднаний з першим виходом пристрою синхронізації і першим входом аналого-цифрового перетворювача, другий вхід якого підключено до виходу підсилювача, а вихід - до першого входу кожного з N помножувачів першого і другого блоків помножувачів, другий вхід кожного з N помножувачів першого блока помножувачів з'єднаний з виходом відносного запам'ятовуючого пристрою першого блока перепрограмовних постійних Винахід відноситься до області вимірювальної техніки та електронних інформаційних систем обробки детермінованих та випадкових сигналів в частотній області в реальному часі Відомий аналізатор комплексного спектру пе запамятовуючих пристроїв, другий вхід кожного з N помножувачів другого блока помножувачів з'єднаний з виходом відносного запам'ятовуючого пристрою другого блока перепрограмовних постійних запам'ятовуючих пристроїв, треті входи кожного з N помножувачів першого і другого блоків помножувачів з'єднані і підключені до другого виходу пристрою синхронізації, вхід кожного з N регістрів першого блока зсувних регістрів з'єднаний з виходом відносного помножувача першого блока помножувачів, а виходи і вхід кожного каскаду з N регістрів з'єднані з М входами суматорів першого блока суматорів, вихід суматора - з першим входом ВІДПОВІДНОГО квадратора першого блока квадраторів і першим входом ВІДПОВІДНОГО перетворювача блока функціональних перетворювачів, вхід кожного з N регістрів другого блока зсувних регістрів з'єднаний з виходом ВІДПОВІДНОГО помножувача другого блока помножувачів, а виходи і вхід кожного каскаду з N регістрів з'єднані з М входами суматорів другого блока суматорів, вихід суматора - з першим входом ВІДПОВІДНОГО квадратора другого блока квадраторів і другим входом ВІДПОВІДНОГО перетворювача блока функціональних перетворювачів, другі входи кожного з N квадраторів першого і другого блоків квадраторів підключені до другого виходу пристрою синхронізації, а вихід кожного з N квадраторів першого блока квадраторів з'єднаний з першим входом ВІДПОВІДНОГО обчислювача блока обчислювачів модуля, другий вхід кожного з N обчислювачів блока обчислювачів модуля підключений до виходу ВІДПОВІДНОГО квадратора другого блока квадраторів, другі входи кожного з N регістрів першого і другого блоків зсувних регістрів з'єднані з третім виходом пристрою синхронізації, при цьому виходи блока обчислювачів модуля є першою вихідною шиною аналізатора спектра, а виходи блока функціональних перетворювачів - його другою вихідною шиною ріодичних напруг, що мас вхідний блок, вихід якого з'єднано з входом підсилювача, а вхід з вхідною шиною, синхронний детектор, вихід якого з'єднано з входом індикатора, формувач опорної напруги, перший вихід якого з'єднано з першим входом 5 со Ю 53412 ду формувача адрес, вхід якого об'єднано з персинхронного детектору, а вхід - з шиною опорної шим виходом пристрою синхронізації і першим напруги, а також цифро-аналоговий перетворювходом аналого-цифрового перетворювача, друвач, програмуємий постійний запам'ятовуючий гий вхід якого підключено до виходу підсилювача, блок і формувач адрес, причому сигнальний вхід і а вихід - до першого входу кожного з N помножувихід цифро-аналогового перетворювача підклювачів першого і другого блоків помножувачів, дручено ВІДПОВІДНО до виходу підсилювача і до другогий вхід кожного з N помножувачів першого блока го входу синхронного детектора, а керуючі входи помножувачів з'єднано з виходом відносного зацифро-аналогового перетворювача з'єднані з копам'ятовуючого пристрою першого блока перепродовими виходами програмуємого постійного запаграмованих постійних запам'ятовуючих пристроїв, м'ятовуючого блока, адресні входи якого підклюдругий вхід кожного з N помножувачів другого блочені до кодових виходів формувачів адрес, вхід ка помножувачів з'єднано з виходом відносного якого з'єднано з другим входом формувача опорзапам'ятовуючого пристрою другого блока переної напруги [СРСР, авторське свідоцтвом № програмованих постійних запам'ятовуючих при1122004, G01R25/00] строїв, треті входи кожного з N помножувачів перСуттєвим недоліком наведеного аналізатора є шого і другого блоків помножувачів з'єднані і його низька швидкість обчислювань, що є необхідпідключені до другого виходу пристрою синхроніністю зміни частоти опорної напруги в процесі спезації, вхід кожного з N регістрів першого блока зсуктрального аналізу для подальшого обчислення вних регістрів з'єднано з виходом відносного поамплітудних і фазових спектрів множувача першого блока помножувачів, а виходи Задачею винаходу є створення динамічного і вхід кожного каскаду з N регістрів з'єднані з М аналізатора спектра, який за рахунок введення до входами суматорів першого блока суматорів, вихід складу першого і другого блоків зсувного регістрів суматора - з першим входом ВІДПОВІДНОГО квадраз М - 1 каскадами та з виводами від загального тора першого блока квадраторів і першим входом входу і виходів кожного каскаду регістра, які викоВІДПОВІДНОГО перетворювача блока функціональнують роль цифрової лінії затримки, а також заміних перетворювачів, вхід кожного з N регістрів ною першого і другого блоків накопичувальних другого блока зсувних регістрів з'єднано з виходом суматорів звичайними суматорами з М входами, ВІДПОВІДНОГО помножувача другого блока помножупричому, входи першого і другого зсувних регістрів вачів, а виходи і вхід кожного каскаду з N регістрів підключені до вихідних шин першого і другого блоз'єднані з М входами суматорів другого блока суків помножувачів, а перший і другий суматори до маторів, вихід суматора - з першим входом ВІДПОМ виводів першого і другого блоків регістрів ВІДПОВІДНОГО квадратора другого блока квадраторів і ВІДНО, а виходи першого і другого суматорів піддругим входом ВІДПОВІДНОГО перетворювача блока ключені до першого і другого блоків квадраторів функціональних перетворювачів, другі входи кожВІДПОВІДНО і входу блока функціонального переного з N квадраторів першого і другого блоків кватворювача драторів підключені до другого виходу пристроя Введення в аналізатор спектру нових элеменсинхронізації, а вихід кожного з N квадраторів тів і зв'язків ДОЗВОЛИЛО реалізувати рекурентний першого блока квадраторів з'єднано з першим алгоритм довільних сигналів в плинному часовому входом ВІДПОВІДНОГО обчислювача блока обчислюВІКНІ тривалістю М * Т з можливістю паралельного вачів модуля, другий вхід кожного з N обчислювавиконання операцій, де М - довільне ціле число, Тчів блока обчислювачів модуля підключено до перюд дискретизації оцифрованого в аналоговиходу ВІДПОВІДНОГО квадратора другого блока цифровому перетворювачі (АЦП) сигналу, а М квадраторів, другі входи кожного з N регістрів КІЛЬКІСТЬ часових дискретів чекаємого сигналу першого і другого блоків зсувних регістрів з'єднані з третім виходом пристрою синхронізації, при цьоПоставлена задача вирішується тим, що в диму виходи блока обчислювачів модулю є першою намічному аналізаторі спектра, який містить вхідвихідною шиною динамічного аналізатора спектру, ний блок, вихід якого з'єднано з входом підсилюа виходи блока функціональних перетворювачів вача, а вхід - з вхідною шиною, а також формувач його другою вихідною шиною адрес і блок перепрограмовних постійних запам'ятовуючих пристроїв, адресні входи яких підключені до кодових виходів формувача адрес, до виходу Структурная схема динамічного аналізатора підсилювача підключено аналого-цифровий переспектрів в плинному в часі ВІКНІ надана на крестворювач, два блоки помноження, кожний з яких ленні вміщує N помножувачів, два блоки квадраторів, Динамічний аналізатор спектру включає в себе кожний з яких вміщує N квадраторів, блок обчиспослідовно з'єднані вхідний блок 1, підсилювач 2, лення модулю, який містить N обчислювачів, блок АЦП 5, вихід якого підключено до перших входів функціональних перетворювачів, який містить N кожного з N помножувачів першого блока помноперетворювачів, пристрій синхронізації і другий жувачів 4 й другого блока помножувачів 5 До інблок перепрограмовних постійних запам'ятовуюших входів кожного з N помножувачів блока 4 підчих пристроїв, згідно з винаходом, в нього введені ключені виходи відносних запам'ятовуючих два блоки зсувних регістрів, кожний з яких вміщує пристроїв першого блока ППЗП 6 До других вхоN регістрів з М-1 каскадами, два блоки суматорів, дів кожного з N помножувачів блока 5 підключені кожний з яких вміщує N суматорів, блок комутації виходи відносних запам'ятовуючих пристроїв друвходів суматорів, причому перший і другий блок гого блока ППЗП 7 Адресні входи блоків ППЗП 6 й перепрограмовних запам'ятовуючих пристроїв 7 об'єднані і підключені до виходу формувача адвміщують N запам'ятовуючих пристроїв кожний, рес 8, вхід якого з'єднано з першим входом приадресні входи яких об'єднані і підключені до вихострою синхронізації 9 і керуючим входом АЦП 5 53412 Треті входи кожного з N помножувачів блоків 4 і 5 з'єднані з другим виходом пристрою синхронізації 9 Перший і другий блок зсувних регістрів 10 і 12 мають по М-1 запам'ятовуючих каскадів кожний Вход та ІНШІ виходи першого і другого блоків зсувних регістрів 10 і 12 з'єднані з М входами першого і другого суматорів 11 і 13 відносно Вихід кожного суматора блока 11 з'єднано з першим входом відносного квадратора першого блока квадраторів 14 і першим входом відносного перетворювача блока функціональних перетворювачів 14 Виходи кожного з суматорів блока 11 з'єднані з другим входом відносного перетворювача блока функціональних перетворювачів 17 Другі входи кожного з N квадраторів блока 14 і блока 15 об'єднані і підключені до другого виходу пристрою синхронізації 9, третій вихід якого з'єднано з другим входом кожного з М1 каскадів регістрів блоків 10 і 12 Вихід кожного з N квадраторів блока 14 з'єднано з першим входом відносного обчислювача блока обчислювачів модуля 16 Другий вхід кожного з N обчислювачів блока 16 підключено до виходу відносного квадратора другого блока квадраторів 15 Виходи кожного з N обчислювачів блока 16 є першою вихідною шиною аналізатора спектру, а N виходів блока функціональних перетворювачів 17 - є друга вихідна шина Зміна ширини часового вікна спектрального аналізу реалізується за допомогою блока комутації 18 входів суматорів Для практичної реалізації введених до прототипу елементів рекомендуються слідуючі ВІДОМІ рішення Суматори блоків складання 11 і 13 можуть бути реалізовані по схемі [Файзулаев Б Н Применение интегральных микросхем в электронной вычислительной технике - М Радио и связь, 1987 с 114] Зсувні регістри блоків 10 і 12 можна реалізувати по схемі [Цыкин И А Дискретно-аналоговая обработка сигналов - М Радио и связь, 1982 - с 18 ] Блок комутації входів суматорів може бути реалізованим на основі механічних перемикачів Робота винайденого динамічного аналізатора спектру заснована на реалізації перетворення Фур'є аналізуємого сигналу U(t) за допомогою аналого-цифрової техніки по слідуючим рекурентним формулам [1] - поки не заповняться всі М - 1 каскадів зсувного регістру, дійсна (Re) і уявна ( І т ) частини спектрів описуються виразами Re,(n) = Re,(n -1) + U(n * Т) * Фс(п), (1) lm,(n) = lm,(n -1) + U(n * Т) *