Паралельний суматор

Корисна модель відноситься до обчислювальної техніки й може бути використана при побудові арифметичних пристроїв і виконання арифметичних операцій, зокрема процесів підсумовування й вирахування, у позиційно-знакових кодах. Даний пристрій дозволяє мінімізувати наскрізні переноси й організувати паралельні функціональні структури суматорів з локальними переносами (у сусідній розряд) незалежно від розрядності самого суматора, що, в остаточному підсумку, приведе до істотного підвищення швидкодії процесу підсумовування. При цьому характерною рисою паралельних суматорів є те, що чим вище розрядність суматора, тим більший виграш у швидкодії. Відомо про паралельно-послідовний суматор [Дж. Уэйкерли. Проектування цифрових пристроїв. Том 1 й 2, - М.: «Посмаркет», 2002. с. 508], що містить груп у розрядів із загальною логічною структурою формування прискореного переносу, у яку включені логічний елемент І і паралельна група логічних елементів АБО. Кожен розряд включає вхідні логічні елементи І і АБО, входи яких є входами відповідного розряду додатків, при цьому вихід елемента І є виходом переносу розряду й через інвертор підключений до першого входу др угого елемента І, другий вхід якого з'єднаний з виходом елемента АБО, а вихід підключений до першого входу елемента ЩО виключає або, ви хід якого є виходом розряду суми, а др угий вхід - з'єднаний з виходом третього логічного елемента І, перший вхід якого підключений до виходу елемента АБО й до виходу др угого елемента АБО, входи яких є входами прийому переносу з попередніх дво х розрядів. Відомо також про паралельний суматор [Карцев М.А., Брик В.А. Обчислювальні системи й синхронна арифметика. - М. «Радіо й зв'язок», 1981. с 280-289, мал.6.2.1], кожен розряд якого включає логічні елементи ІНІ й АБО-НІ, входи яких є входами відповідного розряду суматора, а виходи через логічну структур у функцій підключені до входів елемента ЩО ВИКЛЮЧАЄ АБО (найближчий аналог). Найближчий аналог має технологічні можливості, які полягають у тім, що для вирішення задачі підвищення швидкодії арифметичної операції підсумовування, а саме локалізації' наскрізного переносу в групі функціональних структур процесу підсумовування й вирахування, доцільно організувати тільки паралельнопослідовний процес підсумовування вхідних аргументів. Варто помітити, що звичайна двійкова система числення по своїй структурі в принципі не може бути використана для організації структури паралельного суматора, оскільки не дозволяє сформувати стр уктур у одного розряду з наступним його повторенням у кожному розряді богаторозрядного суматора. Ставиться задача удосконалення паралельного суматора, у якому зміна схеми з'єднання елементів системи дозволяє збільшити швидкодію пристрою в цілому. Вирішується поставлена задача тим, що «і» - розряд якого включає вхідний логічний елемент І-НІ й перший елемент АБО, входи яких є входами складу «і» розряду, при цьому виходи першого й другого тривходови х елементів І і двохвходовий елемент І підключені до відповідних входів др угого логічного елемента АБО, при цьому «і» - розряд виконано у вигляді двох еквівалентних за структурою позитивного й негативного каналів підсумовування доданків й у кожен канал «і» - розряду уведені другий і третій доданкові двовходовые елементи І і доданковий тривходовий елемент І-НІ й доданковий двовходовий елемент АБО й третій тривходовий елемент І, а також в обидва канали уведені загальні послідовно з'єднані четирихвходовій И-НІ й двохвходовий елемент І-НІ, при цьому перший і другий входи другого додан кового логічного елемента І в кожному каналі є відповідно входами двох позитивних і двох негативних складу «і-1» - розряду, а виходи цих додаткових елементів И в своєму каналі підключені до доданкового входу першого елемента АБО, вихід якого підключений до першого входу трихвходового елемента І-НІ у відповідному каналі, виходи яких є інверсними виходами переносу «і» - розряду, першими прямими виходами якого є виходи доданкових трихвходових елементів І позитивного й негативного каналів, перші два входи яких у своєму каналі підключені відповідно до виходу першого елемента АБО й виходу дво хвходового елемента І-НІ, а третій вхід додаткового третього трихвходового елемента І двох каналів підключений до виходу загального четирихвходового елемента І-НІ, входи якого з'єднані з виходами першого елемента АБО й елемента І-НІ двох каналів, при цьому вихід доданкового елемента АБО в кожному каналі є виходом «і» - розряду відповідно позитивної й негативної суми, а перший і другий входи підключені відповідно до виходу др угого тривходового елемента І і ви ходу третього двовходового елемента І в своєму каналі, а перший вхід з'єднаний з виходом другого елемента АБО, два доданткових входи якого в кожному каналі є відповідно четвертими й п'ятими входами переносу з «і-1» розряду, ви хід другого елемента АБО в кожному каналі з'єднаний з відповідним входом загального двохвходового елемента І-НІ, ви хід якого підключений у кожному каналі до другого входу третього доданкового елемента І, при цьому третій вхід др угого тривходового елемента І двох каналів є третім входом переносу з «і-2» - розряду протилежних каналів, першими входами переносу «і-1» - розряду позитивного й негативного каналів є другі входи другого трехвходового елемента И и перші входи двовходового елемента І, а другими позитивними інвертованими входами переносу «і-1» розряду є другий вхід першого тривходового елемента І, при цьому другими негативними й позитивним інвертованими входами переносу з «і+1» - розряду є третій вхід першого тривходового елемента І позитивного й негативного каналів відповідно, перші входи яких і перші входи других тривходових елементів І в кожному каналі підключені до виходу третього тривходового елемента І протилежного каналу, при цьому ви ходи першого й другого тривходових елементів І в кожному каналі є четвертими й п'ятими виходами переносу «і» - розряду. Зміна схеми дозволяють одержати виграш у швидкодії паралельного суматора можна одержати при переході до позиційно-знакової системи числення приблизно в 2.4 рази. На Фіг.1 зображений паралельний суматор. Паралельний суматор, «і» розряд якого включає вхідний логічний елемент І-НІ 1 і перший елемент АБО 2, входи яких є входами склада «і» - розряду, при цьому виходи першого й другого трехвходовы х елементів І 3, І 4 і двовходовий елемент І 5 підключені до відповідних входів др угого логічного елемента АБО 6, при цьому «і» -розряд якого виконаний у вигляді двох еквівалентних за структурою позитивного й негативного каналів підсумовування доданків й в кожен канал «і» - розряду уведені другий 7 і третій 8 доданкові двовходові елементи І і доданковий тривходовий елемент І-НІ 9 і доданковий двовходовой елемент АБО 10 і третій тривходовой елемент і 11, а також в обидва канали уведені загальні послідовно з'єднані четиривходові И-НІ 12 і двивходовий елемент І-НІ 13, при цьому перший і другий входи другого доданкового логічного елемента І 7 у кожному каналі є відповідно входами двох позитивних 14 і двох негативних 15 складових «і-1» - розряду, а виходи цих доданкових елементів І 7 у своєму каналі підключені до доданкового входу першого елемента АБО 2, вихід якого підключений до першого входу тривходового елемента І-НІ 9 у відповідному каналі, виходи яких є інверсними виходами переносу 16 «і» - розряду, першими прямими виходами 17 якого є виходи доданкових тривходови х елементів І 11 позитивного й негативного каналів, перші два входи яких у своєму каналі підключені відповідно до виходу першого елемента АБО 2 і виходу двовходового елемента И-НІ 1, а третій вхід доданкового третього тривходового елемента 111 двох каналів підключені до виходу загального чатиривходового елемента І-НІ 12, входи якого з'єднані з виходами першого елемента АБО 2 й елементами ІНІ 1 двох каналів, при цьому ви хід доданкового елемента АБО 10 у кожному каналі є виходами «і» - розряду відповідно позитивної й негативної суми, а перший і другий входи підключені відповідно до виходу др угого тривходового елемента І 5 і виходу третього двовходового елемента І 8 у своєму каналі, а перший вхід з'єднаний з виходом другого елемента АБО 6, два доданкових входи якого в кожному каналі є відповідно четвертими 18 і п'ятими 19 входами переносу з «і-1» - розряду, вихід другого елемента АБО 6 у кожному каналі з'єднаний з відповідним входом загального двовходового елемента І-НІ 13, вихід якого підключений у кожному каналі до другого входу третього доданкового елемента І 8, при цьому третій вхід др угого тривходового елемента І 5 дво х каналів є третім входом 20 переносу з «і-2» - розряду протилежних каналів, першими входами переносу 21 «і-1» розряду позитивного й негативного каналів є др угі входи др угого тривходового елемента І 3 і перші входи довходового елемента І 4, а другими 22 позитивними інвертованими входами переносу «і-1» - розряду є другий вхід першого тривходового эелемента І 3, при цьому другими 23 негативними й позитивним інвертованими входами переносу з «і+1» розряду є третій вхід першого тривходового елемента І 3 позитивного й негативного каналів відповідно, перші входи яких і перші входи други х тривходовых елементів І 5 у кожному каналі підключені до виходу третього тривходового елемента І 11 протилежного каналу, при цьому виходи першого й другого тривходови х елементів і 3, І 5 у кожному каналі є четвертими 24 і п'ятими 25 виходами переносу «і» - розряду. Робота паралельного суматора полягає в наступному. Якщо проаналізувати конкретний приклад доданка, легко вбачається однозначна відповідність виду де f(∟) - графо-аналітична функція, що адекватно відповідає конкретній реалізації архітектурної композиції логічних аргументів f(2n); f '(∟) - похідна графо-аналитічної функції f(∟). Якщо мати на увазі під функцією f(∟), наприклад, електричний сигнал U(t)i пропустити його через електронну структур у, що ди ференціює, f(c,R) На підставі викладеного видно, що позиційно-знаковий код є результатом диференціювання графоаналітичної функції f(∟), при цьому похідна f '(∟) позбавлена неінформаційного параметра, отже, двійковий код f(2n) надлишковий у цій площині аналізу, що приводить до виникнення наскрізних переносів. Тому має сенс процес підсумовування аргументів виконувати в позиційно-знакових кодах. Наведемо кілька прикладів підсумовування в позиційно-знакових кодах. Приклад 1. Задано дві архітектурні композиції аргументів в оптимальних кодах, які потрібно скласти f(=å)13, при цьому додавання архітектурних композицій f(+/-) полягає в сполученні послідовностей аргументу доданків одного знака З огляду на те, що паралельне підсумовування f(=å) виконується шляхом сполучення відповідних розрядів відповідних знаків, то, виконуючи цю операцію, одержуємо асортименти архітектурних композицій аргументів трьох видів: Якщо проаналізувати отриманий результат, то легко можна відзначити, що операція переносу спарених аргументів «11» у сусідній розряд характерна операції підсумовування двійкових кодів, а операція «+ 1 /-1» характерна операції вирахування. Остання архітектурна композиція «1,1» взагалі характерна неоптимальному двійковому коду й у цьому випадку при наступному підсумовуванні може привести до виникнення переносу, що перевищить один розряд. Черговість операцій при підсумовуванні може бути наступна: Аналіз приклада показує, що при підсумовуванні цифрових аргументів у позиційно-знаковій системі числення будь-яких архітектурних композицій аргументів виникають тільки локальні переноси аргументів у черговий старший розряд і це зв'язано зі структурою організованої композиції логічних аргументів у позиційнознаковій системі fl-+/-). Приклад 2. Нехай задано дві архітектурні композиції аргументів в умовно оптимальній системі fi(+/-) і оптимальній системі числення f(+/-) і операція підсумовування f(=å) Після виконання зазначених дій, а саме переносу здвоєних аргументів «11» і видалення логічних нулів «+1 -1» одержуємо структур у аргументів виду Отримана структура знову вимагає операцію коректування логічної послідовності аргументів «1,1», що порушує умову оптимальності коду, оскільки між логічними аргументами «1» й «1» відсутній логічний аргумент «0», що неприпустимо. Тому послідовність «1,0,1» для будь-якого знака будь-якої архітектурної композиції аргументів є критичною комбінацією і її необхідно коректувати одночасно з послідовністю «1,1». У такий спосіб послідовність дій, які повинні бути включені в кожен розряд паралельного суматора при підсумовуванні в позиційно-знакових кодах, повинна відповідати наступним операціям: Представлена послідовність дій реалізована за допомогою структури логічних елементів на Фіг.1, опис принципу роботи викладемо відповідно до викладеної послідовності дій: Дана операція реалізована за допомогою елемента І 7, на входи двох позитивних 14 і двох негативних 15 складу «і-1» розряду подаються подвійні аргументи яку позитивному каналі підсумовування, так й у негативному, а оскільки за структурою позиційно-знакового коду старший розряд у такій ситуації завжди відповідає логічному «о», те перенос аргументу здійснюється на вхід елемента АБО 2, з виходу якого він надходить на входи тривходови елементів І -НІ 9 й І 11, а також на вхід чотирихвходового елемента І -НІ 12., входи ци х елементів також підключені до виходу елемента І -НІ 1, за допомогою якого видаляються можливі подвійні аргументи в «і» - розряді. Наступною операцією є операція Дана операція реалізується за допомогою чотиривходового логічного елемента І -НІ 12, що здійснює контроль активного аргументу «1» як у позитивному каналі АБО 2, так й у негативному каналі за умови активхого виходу елемента І -НІ 1. У результаті вихід елемента І -НІ 12 стає не активний і блокує елементи І НІ 9 й И-11, які є інверсними виходами переносу 16 «і» - розряду й перших прямих виходів 17 відповідно. Наступною операцією є операція При цьому двовходовий логічний елемент І 4 здійснює вільне проходження активного аргументу «1» на вхід елемента АБО 6 позитивного каналу, у випадку відсутності коректувань, а для цього необхідно, щоб був активний перший вхід переносу 21 «і-1» - розряду позитивного каналу, що є еквівалентним виходом елемента І -Ні 9, і активний вихід елемента І 11 «і» - розряду. Аналогічна ситуація й у негативному каналі «і» - розряду, але для нього необхідно, щоб був активний другий вхід переносу 21 «і-1»- розряду негативного каналу, що є еквівалентним виходом елемента І-НІ9, і активний вихід елемента 111 «і» - розряду негативного каналу. Слід зазначити, що дана операція вільного проходження активного аргументу «010» й операція яка реалізована на елементі І 5 приводить до того, що два канали в «і» розряді стають активними й за допомогою логічних елементів І -НІ 13 й І -8, не здійснюється подальшого проходження активного аргументу на вихід суматора. І це відбувається тому, що елемент і 5 негативного каналу активізується при наявності активних аргументів позитивного каналу трехводовой елемент І 11 «і» розряду, інвертованого аргументу негативного канапу «і-1» - розряду 21 й активного аргументу із третього входу 20 переносу з «і-2» - розряду позитивного каналу. Для виключення такої ситуації уведені доданковий елемент АБО 10, що пропускає активний аргумент із виходу тривходового елемента І 5 минаючи заблокований третій доданковий елемент І 8. При цьому активний аргумент із виходу тривходового елемента І 5 поступатет на п'ятий вихід 25 переносу «і» розряду, що надходить на однойменний вхід 19, але «і+1» розряду. Для реалізації операції використання тривходових елементів І 3, що активізується при активному аргументі негативного каналу «і» розряду елемент І 11 аналогічно аргументу з «і-1» розряду 22 і інвертованим аргументом негативного каналу «і+1» - розряду 23. У результаті активний аргумент надходить для переносу в «і+1» - розряді 25 і на вхід пятивходового елемента АБО 6 для випадку, якщо коректування старшого активного аргументу здійснюється в негативному каналі. У результаті коректувань можливі ситуації при яких будуть сформовані логічні нулі, які вудаляються за допомогою елементів І -НІ 13 й І 8. З аналізу структури логічних елементів видно, що для 32-х -розрядного паралельного суматора f(=Σ) лінійна послідовність логічних елементів у кожному розряді може бути записана у вигляді Інакше кажучи, час, через який результат процесу підсумовування f(=å)32 буде достовірним, еквівалентний часу спрацьовування дев'яти умовним логічним функціям f(&)-l З огляду на, що основним параметром є швидкодія на даному етапі технологічного розвитку, то в порівнянні з паралельно-послідовним методом підсумовування f(= å)32, у якому виграш у швидкодії становить Інакше кажучи, виграш у швидкодії паралельного суматора можна одержати при переході до позиційнознакової системи числення приблизно в 2.4 рази. Область застосування паралельного суматора - це нагромаджуючі суматори й примножувачі, при цьому виграш у швидкодії буде зростати залежно від кількості циклів підсумовування. Використання корисної моделі дозволить істотно збільшити швидкодію процесорних пристроїв у цілому.