Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів

Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двовходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі U 2 (11) 1 3 Найбільш близьким за технічною суттю і результатом, що досягається, є формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів (патент на корисну модель України № 53542, бюл. № 19, 2010), який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двовходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника і першим входом двовходового елемента АБО, другий вхід тривходового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою - обмежені функціональні можливості, які обумовлені наявністю тільки одного вихідного каналу. В основу корисної моделі поставлено задачу удосконалення формувача багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів. Поставлена задача вирішується тим, що в формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двовходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого 65452 4 двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника і першим входом двовходового елемента АБО, другий вхід тривходового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено демультиплексор, другий синхронний D-тригер зі входом асинхронної установки у нульовий стан, при цьому, прямий вихід другого D-тригера з'єднано з другим входом двовходового елемента АБО, третім входом тривходового елемента АБО, входом дозволу режиму рахування лічильника і керуючим входом демультиплексора; інверсний вихід другого D-тригера з'єднано з його D-входом; вихід двовходового елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; виходи лічильника з'єднано з відповідними адресними входами демультиплексора; вхід асинхронної установки другого Dтригера з'єднано з виходом другого елемента І; входи паралельного завантаження даних утворюють входи налагодження формувача на задану кількість каналів; виходи демультиплексора утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення функціональних можливості формувача. На фіг. 1 приведена схема формувача. Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів містить реверсивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; два синхронних Dтригера 5, 9 зі входом асинхронної установки в нульовий стан R, перший і другий двовходові елементи І 6, 7; два елемента АБО 2, 8; демультиплексор 10; резистор 3; конденсатор 4, при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елемента І 6, 7; вихід елемента І 6 сполучений з входом R асинхронної 5 установки D-тригера 5 в нульовий стан; другий вхід першого елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, другий вхід елемента АБО 8 сполучений з виходом Q Dтригера 5, третій вхід елемента АБО 8 сполучений з прямим виходом D-тригера 9, з другим входом елемента АБО, входом дозволу режиму рахування лічильника і керуючим входом демультиплексора; інверсний вихід D-тригера 9 з'єднано з його Dвходом; вихід елемента АБО 2 з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1; виходи Q0-Q3 лічильника 1 з'єднано з відповідними адресними входами А0-А3 демультиплексора 10; вхід асинхронної установки D-тригера 9 з'єднано з виходом елемента І 6; входи D0-D3 паралельного завантаження подачі даних лічильника 1 утворюють входи b3b2b1b0 налагодження формувача на задану кількість каналів; виходи F0-F15 демультиплексора 10 утворюють виходи формувача; тактової входи С лічильника 1 і D-тригера 9 з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вихід другого елемента І 7 з'єднаний з входами R асинхронної установки в нульовий стан лічильника 1 і D-тригера 9; тактовий вхід (С) Dтригера 5 утворює вхід подачі імпульсів запуску (Start). Формувач призначений для формування багатофазної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною кількістю каналів, обумовленої значенням конфігураційного слова B=b3b2b1b0, що подається на входи паралельного завантаження даних D0-D3 лічильника. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5, JK-тригера 9, і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 5, лічильника 1 і D-тригера 9 переходять в нульовий стан, формуючи рівень логічного нуля на виходах (Q Q1) і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виході елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1 і D-тригера 9 в нульовий стан. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході 65452 6 елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 і D-тригера 9 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної одиниці на входах R лічильників 1 і D-тригера 9, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 і D-тригера 9 поступають на входи елемента АБО 2, тобто на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи лічильник 1 до прийому інформації з входів D0-D3, а одиничне значення з інверсного виходу D-тригера 9 поступає на його вхід D, готуючи тригера 9 к переходу в одиничний стан, і тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В, тригер 9 переходить в одиничний стан. В результаті цього переходу формується одиничне значення сигналу на і-м виході (Fі) демультиплексора 10 (і=В). Одиничний сигнал з виходу переповнювання Р4 лічильника 1, що поступив на вхід дозволу синхронного паралельного завантаження L лічильника 1, забороняє паралельне завантаження лічильника 1, а з виходу тригера 9, що поступив на вхід дозволу режиму рахування лічильника 1, забороняє режим лічби, тобто лічильник 1 переходить у стан зберігання. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактовогого імпульсу вміст лічильника 1 залишатися незмінним (рівним В), а тригер 9 переходить у нульовий стан, що приведе до формування нульового значення на вході дозволу рахування лічильника 1 і керуючим входом демультиплексора, забороняє одиничне значення сигналу на виходах демультиплексора. Під час вступу наступного тактовогого імпульсу вміст лічильника 1 зменшуватиметься на одиницю, а тригер 9 переходить в одиничний стан. В результаті цього переходу формується одиничне значення сигналу на (і-1)-му виході демультиплексора. Процеси повторюються до тих пор, поки вміст лічильника не стане рівним 0, в результаті чого формується одиничне значення сигналу на 0-му виході демультиплексора (F0). І тоді під час вступу наступного тактовогого імпульсу вміст лічильника 1 залишатися незмінним (рівним 0), а тригер 9 переходить у нульовий стан, тобто формувач повернеться у вихідний стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на (В+1) виходах Fі демультиплексора (починаючи з і = В і закінчую 7 чи і = 0) генеруються одиночні імпульси фіксованої тривалості, рівної одному такту. Зупинка процесу формування вихідної послідовності імпульсів здійснюється поданням імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів заданого генератора і до стану лічильника 1 і D-тригер 9, тому найбільш вірогідний випадок, що у момент поступлення його хоч би один з них знаходитиметься у стані, відмінномувід нульового, яке характеризується рівнем логічної одиниці на відповідних виходах, з'єднаних з входами елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 7, а отже, і на входах R лічильників 1 і D- тригер 9 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останніх імпульсів 65452 8 у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника 1 і D-тригер 9 відповідно до алгоритму до тих пор, поки вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до блокування нульового стану лічильника і тригера 9, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 1, нижнє - граф переходів D-тригера 9) із загальною вершиною, відповідною нульовому стану лічильника і D-тригера 9, на фіг. 3 - епюри, що ілюструють роботу, для варіанту налагодження В = 4. На відміну від відомого пристрою формування багатофазної послідовності імпульсів фіксованої тривалості, рівної двом тактам, з перенастроюваною кількістю каналів, рівною (В+1), розширяє область використання і функціональної можливості формувача. 9 Комп’ютерна верстка Л.Литвиненко 65452 Підписне 10 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601