Перетворювач середньоквадратичних значень напруги в код

Реферат: Перетворювач середньоквадратичних значень напруги в код містить два модулятори, у яких вхід збудження при першому з'єднанні з виходом опорного генератора безпосереднє, а при другому - через фазозсуваючий блок, при цьому сигнальний вхід першого є входом пристрою, а виходи модуляторів з'єднані зі входами суматора, вихід якого приєднаний до входу амплітудного детектора, вхід скидання якого з'єднаний з першим виходом формувача часових інтервалів, другий вихід якого приєднаний до тактового входу блока вибірки та запам'ятовування. В нього введені компаратор, джерело опорної напруги, тригер, лічильник, елемент співпадань. UA 111863 U (12) UA 111863 U UA 111863 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до області електро і радіовимірювальної техніки і призначена для вимірювання середньоквадратичного значення напруги в код в широкому частотному діапазоні вхідних сигналів. Відомі пристрої, в яких містяться аналого-цифровий перетворювач і мікропроцесор для реалізації формульного розрахунку середньоквадратичного значення, наприклад перетворювач середньоквадратичного значення напруги з квадратором на польових транзисторах. Він містить квадратор, який через фільтр нижніх частот з'єднаний з аналого-цифровим пристроєм, вихід якого приєднаний до мікро-ЕВМ (В.С. Попов, І.Н. Желбаков "Измерение среднеквадратического значения напряжения" ст. 101, фиг. 4.2.). Недоліком таких пристроїв є обмежений частотний діапазон за рахунок обмеження частоти вибірок аналого-цифрового перетворювача. Як прототип вибрано перетворювач середньоквадратичних значень напруги (а.с. SU 1010569, B.U. № 13, 1983 г.), який містить два модулятори, входи збудження, у яких з'єднання з виходим опорного генератора, у одного безпосередньо, а у другого через фазозсуваючий блок, сигнальний вхід першого модулятора є входом перетворювача, а виходи модуляторів з'єднані зі входами суматора, вихід якого приєднаний до амплітудного детектора, вхід скидання якого з'єднаний з першим виходом формувача часових інтервалів, а другий вихід якого приєднаний до тактового входу блока вибірки та запам'ятовування, який послідовно з'єднаний з масштабним перетворювачем. Недоліком пристрою є обмеження частотного діапазону при вимірюванні сигналів з частотою значно нижче частоти опорного генератора. В таких випадках за рахунок відносно високої частоти вибірок, яка визначається частотою опорного генератора, виникає необхідність розширення динамічного діапазону елементів перетворювача другого модулятора, суматора, амплітудного детектора і блока вибірки. Це призводить до переходу елементів в нелінійну область, і, відповідно, до зростання похибки перетворення. Другим недоліком є те, що при включенні такого перетворювача до складу цифрових систем вимірювання і контролю необхідно підключати на вихід додатковий аналого-цифровий перетворювач, що суттєво обмежує функціональні можливості пристрою. В основу корисної моделі поставлена задача створення перетворювача середньоквадратичних значень напруги в код, в якому за рахунок введення нових елементів та зв'язків досягається можливість розширення частотного діапазону вимірювальних сигналів і, крім того, функціональних можливостей перетворювача середньоквадратичних значень напруги в код. Поставлена задача вирішується тим, що перетворювач середньоквадратичних значень напруги містить два модулятори, входи збудження яких у першого з'єднання з виходом опорного генератора безпосереднє, а у другого через фазозсуваючий блок, при цьому сигнальний вхід першого є входом пристрою, а виходи модуляторів з'єднані зі входами суматора, вихід якого приєднаний до входу амплітудного детектора, вхід скидання якого з'єднаний з першим виходом формувача часових інтервалів. Окрім того, в нього введені компаратор, джерело опорної напруги, тригер, лічильник, елемент співпадань, при цьому вихід амплітудного детектора через блок вибірки з'єднаний із сигнальним входом другого модулятора і першим входом компаратора, другий вхід якого з'єднаний з джерелом опорної напруги, а вихід якого є імпульсним виходом і приєднаний до входу скидання тригера, вхід встановлення якого з'єднаний зі входами скидання амплітудного детектора і лічильника, лічильний вхід якого з'єднаний через елемент співпадань з виходом тригера і з третім виходом формувача часових інтервалів, вхід синхронізації якого з'єднаний з виходом опорного генератора. Блок-схема перетворювача середньоквадратичних значень напруги в код наведена на кресленні. Він містить два модулятори 1 і 2, входи збудження яких у першому модуляторі 1 з'єднані з виходом опорного генератора 3 безпосередньо, а у другому модуляторі - 2 через фазозсуваючий блок 4, при цьому сигнальний вхід першого є входом пристрою, а виходи модуляторів 1 і 2 з'єднані зі входами суматора 5, перший вихід якого приєднаний до входу амплітудного детектора 6, вхід скидання якого з'єднаний з першим виходом формувача часових інтервалів, а другий вихід приєднаний до тактового входу блока вибірки та запам'ятовування 8. При цьому вихід амплітудного детектора 6 через блок вибірки та запам'ятовування 8 з'єднаний з сигнальним входом другого модулятора 2 і першим входом комапаратора 9, другий вхід якого з'єднаний з джерелом опорної напруги 10, а вихід якого є імпульсним виходом і приєднаний до входу скидання тригера 11, вхід встановлення якого з'єднаний зі входами скидання амплітудного детектора 6 і лічильником 12, лічильний вхід якого з'єднаний через елемент 1 UA 111863 U 5 10 15 20 співпадань 13 з виходом тригера 11 і з третім виходом формувача часових інтервалів 7, вхід синхронізації якого з'єднаний з виходом опорного генератора 3. Перетворювач середньоквадратичних значень напруги в код працює наступним чином. Вхідний сигнал подається на вхід першого модулятора 1, де на виході опорного генератора 3 здійснюється модуляція опорних коливань. Тому на один із входів суматора 5 подається напруга U1t   x1t cos w 0 t , де w 0 - частота опорних коливань. За рахунок того, що вхід збудження другого модулятора 2 приєднаний до опорного генератора 3 через фазозсуваючий блок 4, то з виходу модулятора 2, який приєднаний до іншого входу суматора 5, подається напруга U2 t   x 2 t  sin w 0 t , де x 2 t  - напруга, що подається на сигнальний вхід другого модулятора 2 з виходу блока вибірки та запам'ятовування 8. Відповідно на виході суматора напруга Ut  є сумою двох ортогональних напруг. Ut   U1t   U2 t   x1t cos w 0 t  x 2 t  sin w 0 t . В свою чергу, вихід суматора 5 через амплітудний детектор 6 з'єднаний зі входом блока вибірки та запам'ятовування 8 і тому на його вхід подається напруга, що пропорційна сумарній амплітуді ортогональних коливань U1t  і U2 t  . Um  x 21t   x 2 2 t  , і при надходженні тактових імпульсів з виходу формувача часових інтервалів 7 на виході блока вибірки та запам'ятовування 8 формується напруга Um ti  Um t i   Um i  25 30 35 x 21i   x 2 2 i  1 , де i - поточний номер вибірки. Синхронізація і управління перетворювачем середньоквадратичних значень напруги в код здійснюється сигналами опорного генератора 3, що подаються на вхід синхронізації формувача часових інтервалів 7. На початку перетворень з першого виходу формувача частотних інтервалів подаються імпульси на входи скидання амплітудного детектора 6 і лічильника 12. Цей же сигнал надходить на вхід встановлення тригера 11 і встановлює його в одиничний стан, який дозволяє проходження імпульсів з третього виходу формувача часових інтервалів 7 через елемент співпадань 13 на лічильний вхід лічильника 12. Таким чином, з врахуванням перетворень в модуляторах 1 і 2 після першого такту на виході блока вибірки та запам'ятовування 8 сформується напруга Um   x12   02  x1 . Після другого такту Um 2  x12 2  x12  . Амплітуда на виході амплітудного детектора 6 і блока вибірки та запам'ятовування 8 40 зростатиме з кожним тактом i , припустимо, N - го такту досягає рівня порогового значення U0 , який подається на другий вхід комутатора 9 від джерела опорної напруги 10 Um N  x12 N  x 2 2 N  1  45 50 N  x12 i  U0 . i 1 У цей момент із виходу компаратора 9 на вхід скидання тригера 11 пройде сигнал, що встановлює нульовий рівень на виході тригера 11 і забороняє проходження імпульсів на лічильний вхід лічильника 12. Таким чином, на кодовому виході лічильника 12 встановлюється код N x , пропорційний кількості тактів вибірки, що необхідний для зростання напруги на виході симплексного детектора 6 і блока вибірки та запам'ятовування 8 від нуля до порогового значення U0 , яке подається з виходу джерела опорної напруги 10. За рахунок синхронізації від опорного генератора 3 час середньоквадратичного значення Ux Tв  2 Tв вимірювання побічного UA 111863 U Tв  U x   , T0 де T0  1 f0 період опорних коливань. Тоді це значення можна визначити як Ux Tв   5 10 15 1 Tв Tв 0 Ux 2 t dt  Ux Nx . Код N x формується безпосередньо в перетворювачі і тому відсутня необхідність у використанні лінійного АЦП при відомому значенні порогу U0 . Розширення частотного діапазону в такому перетворювачі здійснюється або збільшенням часу вибірки, або збільшенням значення порогу U0 . В обох випадках збільшується час осереднення Tв . Окрім того, використання виходу компаратора 9 як імпульсного виходу дає можливість значно збільшити функціональні можливості і визначити середньоквадратичне значення на великих часових інтервалах T Ux  U0 k NT , де k - кількість спрацювань компаратора 8, NT  T  - кількість вибірок на інтервалі T . Це дає можливість визначення побічного і сталого середньоквадратичного значення, а також інтервал стаціонарності по середньоквадратичному, що і підтверджує виконання задачі, яка поставлена. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 20 25 30 Перетворювач середньоквадратичних значень напруги в код, який містить два модулятори, у яких вхід збудження при першому з'єднанні з виходом опорного генератора безпосереднє, а при другому - через фазозсуваючий блок, при цьому сигнальний вхід першого є входом пристрою, а виходи модуляторів з'єднані зі входами суматора, вихід якого приєднаний до входу амплітудного детектора, вхід скидання якого з'єднаний з першим виходом формувача часових інтервалів, другий вихід якого приєднаний до тактового входу блока вибірки та запам'ятовування, який відрізняється тим, що в нього введені компаратор, джерело опорної напруги, тригер, лічильник, елемент співпадань, при цьому блок вибірки з'єднаний з виходом амплітудного детектора та сигнальним входом другого модулятора і першим входом компаратора, другий вхід якого з'єднаний з джерелом опорної напруги, а вихід якого є імпульсним виходом і приєднаний до входу скидання тригера, вхід встановлення якого з'єднаний зі входами скидання амплітудного детектора і лічильника, лічильний вхід якого з'єднаний через елемент співпадань з виходом тригера і з третім виходом формувача часових інтервалів, вхід синхронізації якого з'єднаний з виходом опорного генератора. 35 3 UA 111863 U Комп’ютерна верстка О. Гергіль Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4