Пристрій для аналізу функції на самодвоїстість

Реферат: Винахід належить до обчислювальної техніки, а саме до арифметичних цифрових пристроїв, і може бути використаний в машинобудівних технологіях. Пристрій для аналізу функції на самодвоїстість, за рахунок введення другого блока пам'яті, третього тригера та елемента АБО, при цьому вихід суматора за модулем два підключено до першого входу елемента АБО, виходи суматорів за модулем два групи підключено відповідно до адресних входів другого блока пам'яті, вихід якого підключено до другого входу елемента АБО та інформаційного входу третього тригера, синхровхід якого підключено до тактового входу пристрою, а вихід підключено до третього входу елемента АБО, вихід якого підключено до інформаційного входу другого тригера, дозволяє виконувати аналіз на самодвоїстість логічної функції, яка визначена не на всіх вхідних наборах, що розширює функціональні можливості пристрою. UA 115298 C2 (12) UA 115298 C2 UA 115298 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід, що пропонується, належить до обчислювальної техніки, а саме до арифметичних цифрових пристроїв, і може бути використаний в машинобудівних технологіях. Відомий пристрій для впорядкування чисел, який містить перший і другий лічильники, перший і другий блоки пам'яті, блок порівняння, перший і другий елементи АБО та комутатор, при цьому тактовий вхід та вхід скидання підключено відповідно до синхровходів та входів скидання першого та другого лічильників, виходи переповнення яких підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, інформаційні виходи яких підключено відповідно до адресних входів першого та другого блоків пам'яті, виходи яких підключено відповідно до першого та другого інформаційних входів комутатора та відповідно до першого та другого входів блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою [1]. Недоліки аналогу: пристрій не дозволяє виконувати аналіз на самодвоїстість логічної функції, яка зберігається в блоках пам'яті у вигляді кодової послідовності, що обмежує функціональні можливості пристрою. Найбільш близьким до запропонованого винаходу по технічній суті та результату, що досягається, є пристрій для аналізу функції на самодвоїстість, що містить лічильник, блок пам'яті, групу з N суматорів за модулем два, де N - розрядність лічильника, перший і другий тригер та суматор за модулем два, при цьому вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника, виходи якого підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів, вхід скидання пристрою підключено до входу скидання другого тригера, виходи суматорів за модулем два групи підключено відповідно до адресних входів блока пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вихід якого підключено до інформаційного входу другого тригера, вихід якого підключено до виходу пристрою [2]. Недоліки прототипу: пристрій не дозволяє виконувати аналіз на само-двоїстість логічної функції, яка визначена не на всіх вхідних наборах, що суттєво обмежує функціональні можливості пристрою. Задача винаходу - створення пристрою для аналізу на самодвоїстість логічної функції, в якому шляхом введення другого блока пам'яті, третього тригера та елемента АБО забезпечено проведення аналізу на самодвоїстість логічної функції, яка визначена не на всіх вхідних наборах, що розширює функціональні можливості пристрою. Поставлена задача вирішується тим, що у пристрій для аналізу функції на самодвоїстість, що містить лічильник та перший блок пам'яті, групу з N суматорів за модулем два, де N розрядність лічильника, перший і другий тригер та суматор за модулем два, при цьому вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника, виходи якого підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів, виходи суматорів за модулем два групи підключено відповідно до адресних входів першого блока пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вхід скидання пристрою підключено до входу скидання другого тригера, вихід якого підключено до виходу пристрою, згідно з винаходом, введено: другий блок пам'яті, третій тригер та елемент АБО, при цьому вихід суматора за модулем два підключено до першого входу елемента АБО, виходи суматорів за модулем два групи підключено відповідно до адресних входів другого блока пам'яті, вихід якого підключено до другого входу елемента АБО та інформаційного входу третього тригера, синхровхід якого підключено до тактового входу пристрою, а вихід підключено до третього входу елемента АБО, вихід якого підключено до інформаційного входу другого тригера. Технічний ефект від запропонованого рішення полягає в тому, що шляхом введення другого блока пам'яті, третього тригера та елемента АБО забезпечено проведення аналізу на самодвоїстість логічної функції, яка визначена не на всіх вхідних наборах, що розширює функціональні можливості пристрою. Розширення функціональних можливостей пристрою можна оцінити позитивно, враховуючи, що логічні функції досить часто є невизначеними. Це збільшує їх можливості задовольняти вимогам самодвоїстості, яка відіграє суттєву роль в спрощенні апаратної реалізації засобів 1 UA 115298 C2 5 10 15 20 25 30 35 40 45 50 55 діагностування, використовуючи дві версії одержання значень логічної функції на прямих та інверсних значеннях наборів аргументів. Суть винаходу пояснюється кресленням на фіг. 1, де зображено пристрій для аналізу функції на самодвоїстість, що містить лічильник 1, групу суматорів 2.1…2.N по модулю два, перший 3 та другий 4 блоки пам'яті, перший 5, другий 9 та третій 6 тригери, суматор 7 по модулю два, елемент АБО 8, вхід R скидання пристрою і тактовий вхід С пристрою, а також вихід S пристрою, при цьому вхід R пристрою підключено до входів R скидання лічильника 1 та тригера 9, вхід С пристрою підключено до синхровходів С лічильника 1, тригерів 5, 6 та 9, виходи лічильника 1 підключено відповідно до перших входів суматорів 2.1…2.N групи, другі входи яких підключено до входу С пристрою, а виходи підключено відповідно до адресних входів блоків 3 і 4, вихід блока 3 підключено до інформаційного входу D тригера 5 та першого входу суматора 7, другий вхід якого підключено до виходу тригера 5, а вихід G підключено до першого входу елемента АБО 8, вихід блока 4 підключено до другого входу елемента АБО 8 та інформаційного входу D тригера 6, вихід якого підключено до третього входу елемента АБО 8, вихід Н якого підключено до інформаційного входу D тригера 9, вихід якого підключено до і виходу 5 пристрою. На фіг. 2 показано часові діаграми роботи блоків пристрою, а саме, для входів R, С пристрою, лічильника 1, що позначено як "СЧ 1", групи суматорів 2.1…2.N, що позначено як " 2", блоків 3 і 4, що позначено як "БП 3" і "БП 4", тригерів 5 і 6, що позначено як "Т 5" і "Т 6", виходів G і Н суматора 7 і елемента АБО 8 та тригера 9, що позначено як "Т 9". Пристрій працює у такий спосіб. На вхід R пристрою та далі на входи R скидання лічильника 1 та тригера 9 подається сигнал, що встановлює лічильник 1 у нульове значення. На вхід С пристрою та далі на синхровходи С лічильника 1, тригерів 5, 6 та 9 подаються синхроімпульси типу "меандр", що тактують їх роботу. Лічильник 1 і тригер 9 переключаються по задньому фронту синхросигналів С, а тригери 5 і 6 - по передньому. Блок 3 містить послідовність значень логічної функції, для яких наборами значень аргументів служать двійкові коди на входах адреси блока 3. Блок 4 для цих наборів за відповідними до них адресами містить ознаку невизначеності, яка приймає нульове або одиничне значення, якщо функція є визначеною або невизначеною, відповідно. На часових діаграмах показано випадок логічної функції від N=3 аргументів, за яким лічильник формує послідовність двійкових кодів 000 2, 0012, 0102 та 0112. Ці коди подаються на перші входи суматорів 2.1…2.N групи. На їх другі входи зі входу С пристрою приходять синхроімпульси, які на першій та другій половинах кожного такту приймають відповідно нульове та одиничне значення. За цими значеннями двійкові коди передаються на виходи суматорів 2.1…2.N групи та далі на адресні входи блоків 3 та 4 відповідно без зміни та інверсними, тобто як 1112, 1102, 1012 та 1002. Таким чином, в першій та другій половині кожного такту блок 3 зчитує на вихід два значення логічної функції відповідно для прямого та інверсного кодів значень набору аргументів. Ці значення логічної функції подаються далі на інформаційний вхід D тригера 5 та перший вхід суматора 7. Тригер 5 затримує перше з двох значень логічної функції до появи другого значення та подає його на другий вхід суматора 7, який порівнює обидва значення між собою і формує на виході G при їх збіганні та в противному випадку відповідно нульове та одиничне значення сигналу. Цими значеннями сигнал визначає відповідно порушення або виконання умови самодвоїстості логічної функції. Сигнал приходить на перший вхід елемента АБО 8. Водночас з блоком 3 блок 4 зчитує дві ознаки невизначеності для прямого та інверсного кодів значень набору аргументів. Ці ознаки невизначеності подаються далі на другий вхід елемента АБО 8 та інформаційний вхід D тригера 6, який затримує першу ознаку невизначеності до зчитування з блока 4 другої ознаки та подає першу ознаку невизначеності на третій вхід елемента АБО 8. На виході Н елемента АБО формується одиничне значення, якщо для логічної функції на розглянутих прямому та інверсному наборах виконується умова самодвоїстості або хоча б на одному з цих наборів логічна функція є невизначеною, та нульове значення у противному випадку. Це значення подається на інформаційний вхід D тригера 9, який приймає його за заднім фронтом синхросигналу та передає на вихід S пристрою, показуючи нульовим значенням порушення умови самодвоїстості логічної функції на даних прямому та інверсному значеннях набору аргументів, а одиничним значенням - її виконання або можливе виконання при довизначенні логічної функції. Пристрій може бути використаний в машинобудівних технологіях для аналізу логічних функцій, що визначені не на всіх вхідних наборах. Джерела інформації: 2 UA 115298 C2 5 1. Патент на корисну модель № 101606 Україна, МПК G06F 7/022 (2006.01). Пристрій для впорядкування чисел / О.В. Дрозд, С.А. Нестеренко, Ю.В. Дрозд, Д.В. Щербак. - № u201502306; Заявлено 16.03.2015; Опубл. 25.09.2015, Бюл. № 18. 2. Патент на корисну модель № 112408 Україна, МПК G06F 7/00, G06F 7/552 (2006.01). Пристрій для аналізу функції на самодвоїстість / О.В. Дрозд, С.Г. Антощук, М.О. Дрозд, В.А. Чанова, Д.С Воднік. - № u201607697; Заявлено 12.05.2016; Опубл. 12.12.2016, Бюл. № 23. ФОРМУЛА ВИНАХОДУ 10 15 20 25 Пристрій для аналізу функції на самодвоїстість, що містить лічильник та перший блок пам'яті, групу з N суматорів за модулем два, де N - розрядність лічильника, перший і другий тригер та суматор за модулем два, при цьому вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника, виходи якого підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів, виходи суматорів за модулем два групи підключено відповідно до адресних входів першого блока пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вхід скидання пристрою підключено до входу скидання другого тригера, вихід якого підключено до виходу пристрою, який відрізняється тим, що введено другий блок пам'яті, третій тригер та елемент АБО, при цьому вихід суматора за модулем два підключено до першого входу елемента АБО, виходи суматорів за модулем два групи підключено відповідно до адресних входів другого блока пам'яті, вихід якого підключено до другого входу елемента АБО та інформаційного входу третього тригера, синхровхід якого підключено до тактового входу пристрою, а вихід підключено до третього входу елемента АБО, вихід якого підключено до інформаційного входу другого тригера. 3 UA 115298 C2 Комп’ютерна верстка А. Крулевський Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4