Цифровий пристрій для керування вентільним перетворювачем

Изобретение относится к электротехнике к может быть использовано для управления преобразователями переменного напряжения в постоянное. Целью изобретения является расширение функциональных возможностей. Устройство содержит таймер 1, блоки связи с сетью 2. 3, 4 по числу фаз преобразователя, тактовый генератор 20. одновибраторы17,1819, распределитель 16 управляющих импульсов, выходы которого предназначены для подключения к управляющим электродам вентилей преобразователя через формирователи 2 1 - 2 6 управляющих импульсов. Схема соединения элементов блоков связи с сетью 2, 3, 4 позволяет использовать таймер во 2-м и 3-м режимах работы, что повышает помехоустойчивость устройства уірззления. Блоки связи с сетью позволяют рзсьзїгрить функциональные возможности устройства, а именно возможность использования устройства для управления преобоазоватэлями переменного напряжения ч постоянное. 5 ил. fL. Фиг.1 ГРІ 1660116 Изобретение относится к электротехнике и может быть использовано для управления преобразователями переменного напряжения в постояннее. Цель изобретения - расширение функциональных возможностей. На фиг.1 приведена схема устройства; на фиг.2 - схема распределителя управляющих импульсов; на фиг.З - 5 - диаграммы сигналов иллюстрирующие работу устройства. Устройство содержит таймер 1 {в данной схеме один на три фазосдвигающих блока, благодаря интегральному исполнению), блоки 2 - 4 связи с сетью по числу фаз преобразователя, каждый из которых содержит компаратор 5, первый 6, второй 7 и третий 8 элементы ИЛИ, инвертирующий элемент 9, первый 10 и второй 11 D-триггеры, первый 12, второй 13, третий 14 и четвертый 15 элементы И, К прямому и инверсному входам компараторов подключены соответствующие фазы сети. Выход компаратора 5 соединен с D-входом первого D-триггера 10, первым входом первого элемента И 12, первым соответствующим входом распределителя 16 управляющих импульсов, а также через инвертирующий элемент 9 с D-входом второго D-триггера 11 и первым входом второго элемента И 13. С-вход первого D-триггера 10 подключен к выходу второго элемента ИЛИ 7, а С-вход второго D-триггера 10 подключен к выходу элемента ИЛИ 8. Первые входы второго 7 и третьего 8 элементов ИЛИ объединены и подключены к выходу одновибратора 17. Аналогичные выходы блоков 3 и 4 связи с сетью подключены соответственно к выходам одновибраторов 18 и 19. Вторые входы второго 7 и третьего 8 элементов ИЛИ подключены соответственно к выходам третьего 14 и четвертого 15 элементов И. Первые входы третьего 14 и четвертого 15 элементов И соединены соответственно с прямыми выходами первого и второго D-триггеров 10 и 11, а вторые входы объединены и подключены к выходу тактового генератора 20. Инверсные выходы первого и второго D-триггеров 10 и 11 соединены соответственно с вторыми входами первого и второго элементов И 12 и 13. Выходы первого 12 и второго 13 элементов И соединены соответственно с первым и вторым входом первого элемента ИЛИ 6, выход которого подключен к РО-установочному входу таймера 1. Выходы одновибраторов 17-19 соединены с соответствующими первыми входами распределителя 1Є управляющих импульсов, выходы которого через формирователи 21 26 управляющих импульсов предназначены 5 10 15 20 25 30 35 40 45 50 55 для подключения к управляющим входам преобразователя 27. выполненного на тиристорах 28 - 33, D-еходы {DO, D7) таймера 1 предназначены для подключения к задатчику управляющего сигнала. На фиг.2 приведена схема возможного варианта реализации распределителя 16 управляющих импульсов, состоящего из шести элементов 34 - 39 ЗАПРЕТА и шести двухвходовых элементов ИЛИ 40 - 45, Устройство работает следующим образом. Фазосдвигающий блок влючает в себя таймер 1, который содержит гп-каналов по числу фаз сети. На вход тактирования ТИ таймера 1 тактовые импульсы с периодом Тти подаются от генератора 20 тактовых импульсов. До начала процесса управления по шине данных DO. D7 таймера 1 последовательно подается код управляющего слова, з соответствии с которым задается режим работы таймера (2 или 3), и начальное содержимое каналов таймера - сигналы Uy на фиг.1. Принцип действия поясним на примере работы первого канала, В момент перехода фазного напряжения (фаза А, фиг.За) через нуль на выходе компаратора 5 появляется сигнал Us (фиг.Зб), поступающий на D-вход первого триггера 10, первый вход'первого элемента И 12, на вход инвертирующего элемента 9, а также на соответствующий из трех вторых входов распределителя 16 импульсов. В исходном состоянии на прямом выходе первого Dтриггера 10 напряжение Uionp соответствует уровню "0" (фиг.Зе), а на инверсном уровню " 1 " (фиг.Зж). Совпадение на входах первого элемента И 12 двух напряжений, соответствующих " 1 " , приводит к появлению на выходе этого элемента сигнала, соответствующего " 1 " , который через первый элемент ИЛИ 6 поступает на РО-вход таймера 1. С поступлением этого сигнала в первом канале таймера 1, с приходом каждого тактирующего импульса от генератора тактовых 20 импульсов, ранее записанное содержимое канала уменьшается на единицу. По окончании счета, когда содержимое канала становится равным нулю, при t ж пг т и , где n ~ содержимое канала, сигнал на выходе (вых.0) таймера 1 из состояния "0"пєреходит в состояние " Ї " (фиг.4а, фиг.Ба). По фронту этого сигнала форм^їровательимпульсов Сформирует импульс Ui7 (фиг.4г, фиг.5г) длительностью, необходимой для отпирания тиристора выпрямителя 27. 1660116 С выхода формирователя 17 сигнал поЭто исключает срабатывание таймера 1 ступает на первый из трех первых входов и выдачу управляющего сигнала через узлы распределителя 16 импульсов и через элеформирования и распределения на управляменты ИЛИ 7 и 8 на С-входы D-триггеров 10 ющие электроды тиристоров выпрямителя и 11 (фиг.Зв.д). 5 27 при попадании на управляющий вход таймера сигнала помехи. Совпадение на входах первого D-триггера 10 двух напряжений, соответствующих Блоки связи 3 и 4 с сетью выполнены уровню "1"(ІІ5и U7 фиг.З) приводит к перехоаналогично блоку связи с сетью, а синхрониду триггераЭ во второе устойчивое состояние, зация их работы осуществляется соответстпри котором напряжение на его прямом вы- 10 венно напряжениями фаз В и С (фиг.За, н, о). ходе соответствует уровню " 1 " (фиг.Зе), а на Таким образом, на первые три входа расегоинверсном выходе-уровню "0"(фиг.Зж). пределителя импульсов 16 поступает три последовательности импульсов Ui7, U18, U19, сдвинутые Присутствие "0" (ІНоина) на втором входе между собой на 120 зл.град. (фиг.4г,д,е; фиг.5 г, . первого элемента И 12 запрещает прохождение сигнала уровня " 1 " от компаратора 5 15 Д.е). через третий элемент ИЛИ 6 на РОвход В распределителе 16 импульсов (фиг.2) таймера 1, на котором устанавливается напроисходит формирование пар импульсов _ пряжение, соответствующее "0" (фиг.Зм). управления со сдвигом между импульсами в Наличие сигнала нулевого уровня на РО60 эл.град. (фиг.З ж-м; фиг.5 ж-м), необходивходе таймера 1 запрещает дальнейшую 20 мых для управления тиристорами в трехфазработу первого канала таймера. ной мостовой схеме выпрямителя 27. Поступление сигнала Ui7 на С-вход втоС выхода распределителя 16 импульсов . рого D-триггера 11 (фиг.Зд) не изменяет его сигналы управления поступают на входы _ состояние, так как на D-входе второго Dформирователей 21 - 2 6 импульсов управлетриггера 11 напряжение при этом соответ- 25 ния, где осуществляется усиление сигналов ствует уровню "О" (фиг,3г). управления по мощности, придание им оптимальной формы и обеспечение гальваничеНаличие напряжения Uionp, соответстской развязки преобразователя 27 и устройства вующего уровню " 1 " на втором входе третьуправления. Сформированные импульсы упего элемента И 14, разрешает прохождение импульсов от генератора 20 на С-вход пер- 30 равления поступают на управляющие электроды тиристоров 28 - 33 преобразователя 27. вого D-триггера 10 через элементы 14 и 7. На фиг.4н и фиг.5 и приведены кривые До тех пор, пока напряжение Us нэ вывыпрямленного напряжения U27 на выходе ходе компаратора 5 (фиг.36} соответствует преобразователя 27 для углов управления, уровню " 1 " , поступление импульсов на Свход первого D-триггера 10 не изменяет его 35 соответствующих начальному содержимому п каналов таймера 1 при чисто активной состояния, однако после изменении напрянагрузке выпрямителя в режимах 2 и 3 ражения Us с уровня " 1" до уровня "0" первый боты таймера соответственно. следующий за этим импульс генератора 20 тактовых импульсов переводит первый DПредлагаемая схема Блока связи с триггер 10 в исходное состояние, при кото- 40 сетью позволяет использовать режимы 2 и ром напряжение на его прямом выходе 4 работы таймера в цифровом устройстве соответствует уровню "0", а на инверсномдля управления вентильным преобразовауровню " 1 " (фиг.Зе, ж). телем. В этих режимах начало отсчета числа п, соответствующего узлу управления, опреВ момент времени, когда напряжение Us на выходе компаратора 5 становится рав- 45 деляется фронтом сигнала, поступающего от блока связи с сетью, а для продолжения ным уровню "0", напряжение на выходе инверпроцесса счета необходимо наличие нз уптирующего эпеманта 9 становится равным равляющем входе таймера напряжения, соуровню " 1 " (фиг.Зг), Работа второго D-тригответствующего уровню " 1 " . Таісим образом гера 11, а также логических элементов 8, 15 и 13 аналогична работе первого D-триггера 50 исключается возможность срабатывания таймера от сигнала помехи, так как, имея 10 и логических элементов 7, 14 и 12. кратковременный характер действия, помеТаким образом, блок 2 связи с сетью ха после начала счета не поддерживает на обеспечивает на РО-входетаймеря 1 напряуправляющем входе таймера напряжение, жение, соответствующее уровню " 1 " в те временные ин! ервалы, когда в первом кана- 55 соответствующее уровню " 1 " . Следовательно, использование режимов 2 и 3 работы тайле таймера производится отсчет числа п, и мера в предлагаемом устройстве повышает уровню "0" в те временные интервалы, когпомехозащищенность системы импульснода необходим запрет на работу этого канала фазового управления и надежность работы таймера (фиг.З, позиция м). всего преобразователя. 1660116 Таким образом, в результате введения в устройство элементов, входящих в блоки связи с сетью, мЪжно использовать его для управления преобразователями переменного напряжения в постоянное, что расширяет его 5 функциональные возможности. Кроме того, использование таймера в интегральном исполнении в режимах 2 и 3 позволяет повысить помехоустойчивость устройства управления за счет предлагаемой схемы 10 блока связи с сетью. Формула изобретения Цифровое устройство для управления вентильным преобразователем, содержащее тактовый генератор, трехканальный таймер, тактовый вход которого подключен к выходу тактового генератора, а выход соответствующего канала через соответствующий одковибратор соединен с соответствующим входом распределителя управляющих импульсов, первый элемент ИЛИ, выходом соединенный сустановочным входомтрехканальноготаймера, Овходы которого предназначены для подключения к задатчику сигнала управления, о т л и ч а ю щ е е с я гем, что, с целью расширения функциональных возможностей, введены блоки связи с сетью по числу фаз преобразователя, каждый из которых содержит второй и третий элементы ИЛИ, 15 20 25 30 первый и второй D-триггеры, инвертирующий элемент, первый, второй, третий и чертвертый элементы И и компаратор, прямой и инверсный входы которого преднаэначены для подключения к соответствующему фазному напряжению сети, выход компаратора соединен с D-входом первого D-триггера, первым входом первого элемента И, вторым соответствующим входом распределителя управляющих импульсов, через инвертирующий элемент с D-входом второго D-триггера и с первым входом второго элемента И, вторые входы первого и второго элементов И соединены соответственно с инверсными выходами первого и второго D-триггеров, а выходы соответственно соединены с первым и вторым входами первого элемента ИЛИ, первые входы второго и третьего элементов ИЛИ объединены и подключены к выходу соответствующего ОДІ ювибрзтора, вторые входы второго и третьего элементов ИЛИ соединены соответственное выходами третьего и четвертого элементов И, вторые входы которых объединены и соединены с выходом задающего генератора, а первые входы соединены соответственно с прямыми выходами первого и второго D-триггеров, выходы второго и третьего элементов ИЛИ соединены соответственно с С-выходами первого и второго D-триггеров. Отп От Ю \ О—I 8 -а— Фив 2 1660116 5) .9) г) U$t Г" Uet Uf? М/8 Jl є) ж) a XL з) а) (fa n a із a a EL П A3 .*«* XLj. Л т АС ВС ЗА XL, СА СВ П 1660116 Ueo a) п 5) в) г ]_£ ]_£ ащ_ Utf п. -1 U18 д) У/З е) Ші з) к) 1/21 П. п п п п D иге •л и а п п Q. П П. П D. Л П. П П. CL и Я Ад AC ВС 3/1 CA C3 AB AC \/ \/ \/ \/ \/ \/ \/ \/ \/ /\ /\ А А Л А А 7л л • v \/ У v \/ \/ \ V \/ Фиг. 5 Редактор Л Пчолинская Составитель В. Гордеев Техред М Моргентал Корректор О. Кравцова Заказ 1852 Тираж398 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская нэб., 4/5 Производственно-издательский комбинат "Патент", г Ужгород, ул.Гагарина, 101