Вхідний пристрій схеми порівняння струмів

Вхідний пристрій схеми порівняння струмів, що містить два вхідні транзистори, шини додатного та від'ємного живлення, шину нульового потенціалу, тридцять чотири транзистори, перший та другий вихідні транзистори, перший та другий резистори, вхідну і ви хідну шини, перше та друге джерело струмів, причому виводи першого джерела струму з'єднано з колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з базами тринадцятого і чотирнадцятого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, а також з колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами п'ятого і шостого транзисторів відповідно, а також з базами сімнадцятого і вісімнадцятого транзисторів відповідно, а також з базами сьомого і восьмого транзисторів відповідно, колектори тринадцятого і чотирнадцятого транзисторів з'єднано з базами двадцять дев'ятого і тридцятого транзисторів відповідно, а також з колекторами першого і другого транзисторів відповідно, колектор третього, емітер п'ятого, емітер сімнадцятого, колектор двадцять дев'ятого, емітер сьомого транзисторів з'єднано з шиною додатного живлення, колектор четвертого, емітер шостого, емітер вісімнадцятого, колектор тридцятого, емітер восьмого транзисторів з'єднано з шиною від'ємного живлення, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітери двадцять дев'ятого і тридцятого транзисторів з'єднано з виводами другого джерела струму, а також з базами і колекторами тридцять першого і тридцять четвертого транзисторів відповідно, бази першого та другого транзисторів 2 (19) 1 3 27019 4 з'єднано з базами та колекторами двадцять п'ятого і тридцять шостого транзисторів відповідно, базу та колектор тридцять п'ятого і емітер тридцять шостого транзисторів з'єднано з колекторами двадцять третього і двадцять четвертого тран зисторів відповідно, а також з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно та з базами першого і другого вихідних транзисторів відповідно. Корисна модель відноситься до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомо вхідний пристрій схеми порівняння струмів [Авторське свідоцтво №13110 Н 03 К 5/24, G 05 В 1/01, 2006p.], який містить вхідну шин у яка з'єднано з емітерами першого та другого вхідних транзисторів, їх бази - з колекторами та базами першого і другого транзисторів, та з колекторами тринадцятого і чотирнадцятого транзисторів, колектори першого і другого вхідних транзисторів з'єднано з колекторами сьомого і восьмого транзисторів і базами дев'ятого і десятого транзисторів, емітери першого і другого транзисторів з'єднано з шиною нульового потенціалу, бази тринадцятого і чотирнадцятого транзисторів з'єднано з колекторами п'ятнадцятого і шістнадцятого та з першим і другим виводами другого резистора відповідно, а емітери тринадцятого і чотирнадцятого транзисторів з'єднано з базами п'ятнадцятого і шістнадцятого та колекторами сімнадцятого та вісімнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами і колекторами п'ятого 6 і шостого, базами сімнадцятого та вісімнадцятого, базами сьомого ї восьмого транзисторів відповідно, колектори третього і четвертого, емітери п'ятого і шостого, емітери сімнадцятого та вісімнадцятого, емітери сьомого і восьмого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори дев'ятого та десятого транзисторів з'єднано з шиною нульового потенціалу, а їх емітери - з колекторами дев'ятнадцятого і двадцятого та базами двадцять третього і двадцять четвертого транзисторів відповідно, тоді як бази дев'ятнадцятого і двадцятого транзисторів з'єднано з базами і колекторами двадцять першого і двадцять другого та емітерами двадцять третього і двадцять четвертого транзисторів відповідно, емітери дев'ятнадцятого і двадцятого та двадцять першого і двадцять другого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори двадцять третього і двадцять четвертого транзисторів з'єднано з колекторами і базами одинадцятого і дванадцятого транзисторів, а також з базами першого і другого вихідних транзисторів відповідно, крім того колектор двадцять третього транзистора підключений до колектора і бази двадцять п'ятого транзистора, а колектор двадцять четвертого з'єднано з емітером двадцять восьмого транзистора, емітери одинадцятого і дванадцятого транзисторів об'єднано між собою, колектори першого та друго го вихідних транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, а їх емітери об'єднано між собою та з'єднано з вихідною шиною, емітер двадцять п’ятого з'єднано з базою і колектором двадцять шостого, емітер двадцять шостого з'єднано з базою і колектором двадцять сьомого, емітер двадцять сьомого з'єднано з базою і колектором двадцять восьмого, а точка об'єднання емітера двадцять шостого транзистора та бази і колектора двадцять сьомого транзистора з'єднано з вихідною шиною, вихідну шину з'єднано з вхідною шиною через перший резистор та з шиною нульового потенціалу через третій резистор. До недоліків слід віднести виникнення значних динамічних похибок за умови збільшення рівня вхідного сигналу, що погіршує швидкодію схеми, а також обмежує динамічний діапазон вхідного сигналу. За прототип обрано вхідний пристрій схеми порівняння струмів [Патент України №19379 бюл. №12, 2006p.], який містить два вхідні транзистори, шини додатного та від'ємного живлення, шину нульового потенціалу, тридцять чотири транзистори, перший та другий вихідні транзистори, три резистори, вхідну і ви хідну шини, перше та друге джерела струмів, причому виводи першого джерела струму з'єднано з колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з базами тринадцятого і чотирнадцятого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого відповідно, а також з колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами п'ятого і шостого транзисторів відповідно, а також з базами сімнадцятого і вісімнадцятого транзисторів відповідно, а також з базами сьомого і восьмого транзисторів відповідно, колектори тринадцятого і чотирнадцятого транзисторів з'єднано з базами двадцять дев'ятого і тридцятого транзисторів відповідно, а також з колекторами першого і другого транзисторів відповідно, колектор третього, емітер п'ятого, емітер сімнадцятого, колектор двадцять дев'ятого, емітер сьомого транзисторів з'єднано з шиною додатного живлення, колектор четвертого, емітер шостого, емітер вісімнадцятого, колектор тридцятого, емітер восьмого транзисторів з'єднано з шиною від'ємного живлення, емітери першого і другого транзисторів об'єднано та з’єднано з шиною нульового потенціалу, емітери двадцять дев'ятого і тридцятого транзисторів з'єднано з виводами другого джерела струму, а також 5 27019 з базами і колекторами тридцять першого і тридцять четвертого транзисторів відповідно, бази першого та другого транзисторів з'єднано з базами та колекторами тридцять другого і тридцять третього транзисторів відповідно, а також з емітерами тридцять першого та тридцять четвертого транзисторів відповідно, а також з базами першого та другого вхідних транзисторів відповідно, емітери тридцять другого і тридцять третього транзисторів об'єднано та з'єднано з вхідною шиною, а також першим виводом другого резистора, емітери першого і другого вхідних транзисторів об'єднано та з'єднано з другим виводом другого резистора, а також з базою та колектором двадцять сьомого транзистора, а також з емітером двадцять шостого транзистора та з першим виводом першого резистора, колектори першого та другого вхідних транзисторів з'єднано з базами дев'ятого і десятого транзисторів відповідно, а також з колекторами сьомого і восьмого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з шиною нульового потенціалу, емітери дев'ятого і десятого транзисторів з'єднано з колекторами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з базами двадцять третього і двадцять четвертого транзисторів відповідно, бази дев'ятнадцятого двадцятого транзисторів з'єднано з базами та колекторами двадцять першого і двадцять другого транзисторів відповідно, а також з емітерами двадцять третього і двадцять четвертого транзисторів відповідно, колектори двадцять третього і двадцять четвертого транзисторів з'єднано з базою і колектором двадцять п'ятого і емітером двадцять восьмого транзисторів відповідно, а також з базами і колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з базами першого і другого ви хідних транзисторів відповідно, емітери двадцять п'ятого і двадцять сьомого транзисторів з'єднано з базами і колекторами двадцять шостого і двадцять восьмого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцять першого транзисторів, колектор першого вихідного транзистора з'єднано з шиною додатного живлення, емітери двадцятого і двадцять другого транзисторів, колектор другого вихідного транзистора з'єднано з шиною від'ємного живлення, емітери першого і другого вихідних транзисторів об'єднано та з'єднано з першим виводом третього резистора і другим виводом першого резистора, а також з вихідною шиною, другий вивід третього резистора з'єднано з шиною нульового потенціалу. Недоліком прототипу є низькі значення коефіцієнту підсилення та швидкодії при малому рівні вхідного сигналу, що погіршує швидкодію схеми, а також обмежує динамічний діапазон вхідного сигналу. В основу корисної моделі поставлено задачу створення вхідного пристрою схеми порівняння струмів, в якому за рахунок введення нових елементів та зв'язків між ними збільшується коефіцієнт підсилення та швидкодія при малому рівні вхідного сигналу, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. 6 Поставлена задача досягається тим, що у вхідний пристрій схеми порівняння струмів, який містить два вхідні транзистори, шини додатного та від'ємного живлення, шину нульового потенціалу, тридцять чотири транзистори, перший та другий вихідні транзистори, перший та другий резистори, вхідн у і вихідну шини, перше та друге джерела струмів, причому виводи першого джерела струму з'єднано з колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з базами тринадцятого і чотирнадцятого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, а також з колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами п'ятого і шостого транзисторів відповідно, а також з базами сімнадцятого і вісімнадцятого транзисторів відповідно, а також з базами сьомого і восьмого транзисторів відповідно, колектори тринадцятого і чотирнадцятого транзисторів з'єднано з базами двадцять дев'ятого і тридцятого транзисторів відповідно, а також з колекторами першого і другого транзисторів відповідно, колектор третього, емітер п'ятого, емітер сімнадцятого, колектор двадцять дев'ятого, емітер сьомого транзисторів з'єднано з шиною додатного живлення, колектор четвертого, емітер шостого, емітер вісімнадцятого, колектор тридцятого, емітер восьмого транзисторів з'єднано з шиною від'ємного живлення, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітери двадцять дев'ятого і тридцятого транзисторів з'єднано з виводами другого джерела струму, а також з базами і колекторами тридцять першого і тридцять четвертого транзисторів відповідно, бази першого та другого транзисторів з'єднано з базами та колекторами тридцять другого і тридцять третього транзисторів відповідно, а також з емітерами тридцять першого та тридцять четвертого транзисторів відповідно, а також з базами першого та другого вхідних транзисторів відповідно, емітери тридцять другого і тридцять третього транзисторів об'єднано та з'єднано з вхідною шиною, а також першим виводом другого резистора, емітери першого і другого вхідних транзисторів об'єднано та з'єднано з другим виводом другого резистора, а також з базою та колектором двадцять сьомого транзистора, а також з емітером двадцять шостого транзистора та з першим виводом першого резистора, колектори першого та другого вхідних транзисторів з'єднано з базами дев'ятого і десятого транзисторів відповідно, а також з колекторами сьомого і восьмого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з шиною нульового потенціалу, емітери дев'ятого і десятого транзисторів з'єднано з колекторами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з базами двадцять третього і двадцять четвертого транзисторів відповідно, бази дев'ятнадцятого і двадцятого транзисторів з'єднано з базами та колекторами двадцять першого і 7 27019 двадцять другого транзисторів відповідно, а також з емітерами двадцять третього і двадцять четвертого транзисторів відповідно, колектори двадцять третього і двадцять четвертого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з базами першого і другого вихідних транзисторів відповідно, емітери двадцять п'ятого і двадцять сьомого транзисторів з'єднано з базами і колекторами двадцять шостого і двадцять восьмого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцять першого, колектор першого вихідного транзисторів з'єднано з шиною додатного живлення, емітери двадцятого і двадцять другого, колектор другого вихідного транзисторів з'єднано з шиною від'ємного живлення, емітери першого і другого вихідних транзисторів об'єднано та з'єднано вихідною шиною, введено тридцять п'ятий і тридцять шостий транзистори, причому емітери тридцять п'ятого і двадцять восьмого транзисторів з'єднано з базами та колекторами двадцять п'ятого і тридцять шостого транзисторів відповідно, базу та колектор тридцять п'ятого і емітер тридцять шостого транзисторів з'єднано з колекторами двадцять третього і двадцять четвертого транзисторів відповідно, а також з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно та з базами першого і другого вихідних транзисторів відповідно. На кресленні представлено принципову схему вхідного пристрою схеми порівняння струмів. Пристрій містить перше джерело струму 3, яке своїми виводами з'єднано з колекторами п'ятнадцятого 2 і шістнадцятого 4 транзисторів відповідно, а також з базами тринадцятого 10 і чотирнадцятого 14 транзисторів відповідно, бази п'ятнадцятого 2 і шістнадцятого 4 транзисторів з'єднано з емітерами тринадцятого 10 і чотирнадцятого 14 транзисторів відповідно, а також з колекторами сімнадцятого 9 і вісімнадцятого 15 транзисторів відповідно, емітери п'ятнадцятого 2 і шістнадцятого 4 транзисторів з'єднано з емітерами третього 1 і четвертого 5 транзисторів відповідно, бази третього 1 і четвертого 5 транзисторів з'єднано з базами та колекторами п'ятого 7 і шостого 8 транзисторів відповідно, а також з базами сімнадцятого 9 і вісімнадцятого 15 транзисторів відповідно, а також з базами сьомого 24 і восьмого 27 транзисторів відповідно, колектори тринадцятого 10 і чотирнадцятого 14 транзисторів з'єднано з базами двадцять дев'ятого 16 і тридцятого 18 транзисторів відповідно, а також з колекторами першого 11 і другого 13 транзисторів відповідно, колектор третього 1, емітер п'ятого 7, емітер сімнадцятого 9, колектор двадцять дев'ятого 16, емітер сьомого 24 транзисторів з'єднано з шиною додатного живлення 47, колектор четвертого 5, емітер шостого 8, емітер вісімнадцятого 15, колектор тридцятого 18, емітер восьмого 27 транзисторів з'єднано з шиною від'ємного живлення 49, емітери першого 11 і другого 13 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 12, емітери двадцять дев'ятого 16 і тридцятого 18 транзисторів з'єднано з виводами другого джерела струму 17, а також з базами 8 і колекторами тридцять першого 19 і тридцять четвертого 22 транзисторів відповідно, бази першого 11 та другого 13 транзисторів з'єднано з базами та колекторами тридцять другого 20 і тридцять третього 21 транзисторів відповідно, а також з емітерами тридцять першого 19 та тридцять четвертого 22 транзисторів відповідно, а також з базами першого 25 та другого 26 вхідних транзисторів відповідно, емітери тридцять другого 20 і тридцять третього 21 транзисторів об'єднано та з'єднано з вхідною шиною 6, а також першим виводом другого резистора 23, емітери першого 25 і другого 26 вхідних транзисторів об'єднано та з'єднано з другим виводом другого резистора 23, а також з базою та колектором двадцять сьомого 35 транзистора, а також з емітером двадцять шостого 34 транзистора та з першим виводом першого резистора 44, колектори першого 25 та другого 26 вхідних транзисторів з'єднано з базами дев'ятого 29 і десятого 30 транзисторів відповідно, а також з колекторами сьомого 24 і восьмого 27 транзисторів відповідно, колектори дев'ятого 29 і десятого 30 транзисторів з'єднано з шиною нульового потенціалу 12, емітери дев'ятого 29 і десятого 30 транзисторів з'єднано з колекторами дев'ятнадцятого 28 і двадцятого 31 транзисторів відповідно, а також з базами двадцять третього 39 і двадцять четвертого 42 транзисторів відповідно, бази дев'ятнадцятого 28 і двадцятого 31 транзисторів з'єднано з базами та колекторами двадцять першого 38 і двадцять другого 43 транзисторів відповідно, а також з емітерами двадцять третього 39 і двадцять четвертого 42 транзисторів відповідно, колектори двадцять третього 39 і двадцять четвертого 42 транзисторів з'єднано з базою та колектором тридцять п'ятого 32 і емітером тридцять шостого 37 транзисторів відповідно, а також з базами та колекторами одинадцятого 40 і дванадцятого 41 транзисторів відповідно, а також з базами першого 45 і другого 46 вихідних транзисторів відповідно, емітери тридцять п'ятого 32 і двадцять восьмого 36 транзисторів з'єднано з базами та колекторами двадцять п'ятого 33 і тридцять шостого 37 транзисторів відповідно, емітери двадцять п'ятого 33 і двадцять сьомого 35 транзисторів з'єднано з базами і колекторами двадцять шостого 34 і двадцять восьмого 36 транзисторів відповідно, емітери одинадцятого 40 і дванадцятого 41 транзисторів об'єднано, емітери дев'ятнадцятого 28 і двадцять першого 38, колектор першого вихідного 45 транзисторів з'єднано з шиною додатного живлення 47, емітери двадцятого 31 і двадцять другого 43, колектор другого ви хідного 46 транзисторів з'єднано з шиною від'ємного живлення 49, емітери першого 45 і другого 46 вихідних транзисторів об'єднано та з'єднано вихідною шиною 48. Пристрій працює таким чином. Вхідний струм спочатку надходить до обмежувача струмів, який побудовано на другому джерелі струму 17, двадцять дев'ятому 16, тридцятому 18, тридцять першому 19, тридцять другому 20, тридцять третьому 21, тридцять четвертому 22 та другому резисторі 23. Струм робочої точки визначається колекторними струмами тринадцятого 10 та чотирнадцятого 14 транзисторів. При цьому 9 Iк10 » Ік14 » Ік 11 » Ік13 = 27019 Ізм , b сер де Ізм - стр ум першого джерела струму 3, b сер = bnpn + bрnp . 2 Друге джерело струму 17 призначено для завдання робочої точки емітерних переходів двадцять дев'ятого 16 та тридцятого 18 транзисторів. Наскрізний струм, який протікає через тридцять перший 19, тридцять другий 20, тридцять третій 21, тридцять четвертий 22 транзистори у діодному вмиканні, а також наскрізний струм вхідного каскаду схеми, побудованого на першому вхідному 25 та другому вхідному 26 транзисторах, також дорівнюють струму робочої точки. При цьому опір на вхідному обмежувачі стр умів дорівнює rобм = 2 × rp- n(npn ) 2 × rp -n(pnp ) » rpn , де rpn = jT , IPT де j T - термопотенціал, IPT - стр ум робочої точки. Вхідний опір схеми при цьому дорівнює rв х = rpn / 2 Напруга на вході обмежувача дорівнює Uобм = Ів х × rобм R2 + rв х , ( ) де Iв х - вхідний струм на шині 6, R2 - опір другого резистора 23. Тоді струм, що втікає на емітери вхідних транзисторів дорівнює Uобм I¢ = = вх R2 + rвх Івх × rобм × (R2 + rвх ) rобм + R 2 + rвх rобм = Івх × R2 + rвх rобм + R2 + rвх . Таким чином коефіцієнт передачі вхідного струму на вхід підсилювача дорівнює І¢ rобм КП = в х = . Ів х rобм + R2 + rв х Враховуючи, що rобм = rpn , rв х = rpn / 2 отримаємо кінцевий вираз для коефіцієнту передачі вхідного струму на вхід підсилювача rpn КП = . rpn + R2 + rpn / 2 Якщо Iв х , що подається на вхідну шину 6 менший за струм робочої точки, то опір обмежувача змінюється незначно, і значна частина вхідного струму через другий резистор 23 потрапляє на вхід підсилювача. Якщо Iв х , що подається на вхідну шин у 6 більший за струм робочої точки, то це значно зменшує опір обмежувача, і менша частина струму через другий резистор 23 потрапляє на вхід підсилювача. При цьому якщо вхідний струм, що є більшим за струм робочої точки, втікає в обмежувач, то надлишковий струм відтікає на шину від'ємного живлення 49 через тридцять третій 21, тридцять четвертий 22 та тридцятий 18 транзистори. Якщо вхідний струм, що є більшим за струм 10 робочої точки, витікає з обмежувача, то струм, якого не вистачає, береться з шини додатного живлення 47 через двадцять дев'ятий 16, тридцять перший 19 та тридцять другий 20 транзистори. Якщо струм втікає з обмежувача у схему, то другий вхідний транзистор 26 привідкривається, а перший вхідний транзистор 25 призакривається, колекторний струм другого вхідного транзистора 26 збільшується, і десятий транзистор 30 привідкривається. Водночас колекторний струм першого вхідного транзистора 25 зменшується і дев'ятий транзистор 29 призакривається. Емітерний струм десятого транзистора 30 подається на вхід відбивача струм у побудованого на двадцятому 31, двадцять четвертому 42, двадцять другому 43 транзисторах. Відбитий струм з колектора двадцять четвертого транзистора 42 протікає через коло одинадцятого 40 і дванадцятого 41 транзисторів. Емітерний струм дев'ятого транзистора 29 витікає з відбивача струму побудованого на дев'ятнадцятому 28, двадцять першому 38, двадцять третьому 39 транзисторах, відбитий струм з колектора двадцять третього транзистора 39 протікає через коло одинадцятого 40 і дванадцятого 41 транзисторів. Оскільки Iк 42 більше Ік 39 то потенціал точки об'єднання емітерів одинадцятого 40 і дванадцятого 41 транзисторів зменшується, наближаючись до потенціалу шини від'ємного живлення 49. Водночас, одинадцятий 40 та дванадцятий 41 транзистори задають не тільки струм спокою вихідного каскаду, побудованого на першому 45 та другому 46 вихідних транзисторах, а й визначають потенціал вихідної шини 48. Таким чином напруга Uв их повторює потенціал точки об'єднання емітерів одинадцятого 40 і дванадцятого 41 транзисторів, тобто зменшується і наближається до - Uжив л . Якщо вхідний струм витікає із схеми в обмежувач, то другий вхідний транзистор 26 призакривається, а перший вхідний транзистор 25 привідкривається, колекторний струм другого вхідного транзистора 26 зменшується, і десятий транзистор 30 призакривається. Водночас колекторний струм першого вхідного транзистора 25 збільшується і дев'ятий транзистор 29 привідкривається. Емітерний струм десятого транзистора 30 подається на вхід відбивача стр уму побудованого на двадцятому 31, двадцять четвертому 42, двадцять другому 43 транзисторах. Відбитий стр ум з колектора двадцять четвертого транзистора 42 протікає через коло одинадцятого 40 і дванадцятого 41 транзисторів. Емітерний струм дев'ятого транзистора 29 витікає з відбивача струму побудованого на дев'ятнадцятому 28, двадцять першому 38, двадцять третьому 39 транзисторах, відбитий струм з колектора двадцять третього транзистора 39 протікає через коло одинадцятого 40 і дванадцятого 41 транзисторів. Оскільки Iк 42 менше Ік 39 то потенціал точки об'єднання емітерів одинадцятого 40 і дванадцятого 41 транзисторів збільшується, наближаючись до потенціалу шини додатного живлення. Напруга Uв их повторює потенціал точки об'єднання емітерів одинадцятого 40 і дванадця 11 27019 того 41 транзисторів, тобто збільшується і наближається до + Uжив л . Ланцюг транзисторів з двадцять п'ятого по двадцять восьмий 33-36 та тридцять п'ятого 32 і тридцять шостого 37 транзисторів у діодному вмиканні утворюють коло нелінійного від'ємного зворотного зв'язку, мета уведення якого - обмежити амплітуду змінення напруги на виході схеми. При цьому якщо струм що втікає у схему збільшується, то потенціал вихідної шини зменшується. Транзистори двадцять сьомий 35, двадцять восьмий 36, тридцять шостий 37 привідкриваються, а транзистори тридцять п'ятий 32, двадцять п'я тий 33, двадцять шостий 34 призакриваються. При цьому через двадцять сьомий 35, двадцять восьмий 36, тридцять шостий 37 транзистори в коло колектора двадцять четвертого транзистора 42 втікає струм який компенсує вхідний струм схеми. По мірі збільшення Iв х двадцять сьомий 35, двадцять восьмий 36, тридцять шостий 37 транзистори привідкриваються сильніше, опори переходів колекторемітер зменшуються, а глибина зворотного зв'язку збільшується. Опір вказаного кола транзисторів починає істотно шунтува ти загальний опір зворотного зв'язку, який визначається з формули jt rp -n = , де j t - термопотенціал, ie - значення ie струму емітера, і зменшує змінення амплітуди на виході схеми. Якщо струм, що витікає із схеми, збільшується, то потенціал вихідної шини зменшується. Транзистори двадцять сьомий 35, двадцять восьмий 36, тридцять шостий 37 призакриваються, а транзистори тридцять п'ятий 32, двадцять п'я тий 33, двадцять шостий 34 привідкриваються. При цьому через тридцять п'ятий 32, двадцять п'ятий 33, двадцять шостий 34 транзистори з кола колектора двадцять третього 39 транзистора витікає струм який компенсує вхідний струм схеми. По мірі збільшення Iв х який витікає із схеми тридцять п'я тий 32, двадцять п'ятий 33, двадцять шостий 34 транзистори привідкриваються сильніше, опори переходів колектор-емітер зменшуються, а глибина зворотного зв'язку знову ж таки збільшується. Опір кола тридцять п'ятий 32, двадцять п'ятий 33, двадцять шостий 34 транзисторів починає істотно шунтувати загальний опір зворотного зв'язку і зменшує змінення амплітуди на виході схеми. Завдяки введенню тридцять п'ятого 32 і тридцять шостого 37 транзисторів підвищується швидкодія та коефіцієнт підсилення. Підвищення швидкодії забезпечується шля хом зменшення часу затримки зворотного зв'язку, що визначається, як: tз. з = R1 × Cз.з де tз. з - часу затримки, R1 - опір першого резистора 44, Cз.з - ємність кола нелінійного від'ємного зворотного зв'язку. Для прототипу С з.з = Сp -n , а для винаходу C з.з = 2 Сp -n , 3 12 де Cp -n - ємність p-n переходу. Отже при однаковому значенні R1 , отримуємо збільшення швидкодії в 1,5 рази. Збільшення коефіцієнту підсилення замовлене зміною опору в колі нелінійного від'ємного зворотного зв'язку. jT Для прототипу r(p -n)np = , U p-n I0 × e 2j T для винаходу r(p- n)B = jT , Up-n I0 × e 3j T де j T - термопотенціал, I0 - тепловий струм, Up- n - падіння напруги на p-n переходах транзис торів, r(p -n)пр,r(p -n )B - опори p-n переходів в колах нелінійного від'ємного зворотного зв'язку для прототипу і винаходу відповідно. Збільшення коефіцієнту підсилення буде рівне: c rp-n = r(p -n )B r(p- n)пр Up- n = е 6jT Оскільки коло транзисторів з двадцять п'ятого по двадцять восьмий у діодному вмиканні 30-33 підключені паралельно колу одинадцятого 36 та дванадцятого 37 транзисторів, то в стані спокою, тобто коли Iв х = 0 транзистори кола 30-33 знаходяться на порозі відпирання. Якщо вхідний струм приймає максимальне значення, то залежно від напрямку вхідного струму або гр упа з двадцять п'ятого 30 та двадцять шостого 31 відпирається, а група з двадцять сьомого 32 та двадцять восьмого 33 транзисторів закривається, або група з двадцять сьомого 32 та двадцять восьмого 33 транзисторів відкривається, а група з двадцять п'ятого 30 та двадцять шостого 31 транзисторів закривається. Таким чином на виході схеми виникає перепад [ ] напруг ± Up -n : Uв их (Ів х ) = Rм 2rp -n × Iв х , де Uв их вихідна напруга, Ів х - вхідний струм, Rм - опір першого резистора 43, rp -n - опір p-n переходу. При малих вхідних стр умах опір rp -n різко зростає і значно перевищує Rм , при цьому чутливість схеми є максимальною. При великих Ів х опір rp -n значно зменшується, шунтує Rм і чутливість зменшується пропорційно збільшенню Ів х . За допомогою двоярусних схем відбивачів струму, а саме побудованих на третьому 1, п'ятому 7, сімнадцятому 9, сьомому 24, п'ятнадцятому 2, тринадцятому 10 транзисторах а також четвертому 5, шостому 8, вісімнадцятому 15, восьмому 27, шістнадцятому 4, чотирнадцятому 14 транзисторах, першого джерела струму 3 та першого 11 і другого 13 транзисторів забезпечується мінімізація похибки зміщення нуля по входу підсилювача та 13 27019 завдання режим роботи по постійному струмові каскадів схеми. Комп’ютерна в ерстка І.Скворцов а 14 Шини додатного 47 і від'ємного 49 живлення, а також шина нульового потенціалу 12 забезпечують потрібний рівень напруги для живлення схеми. Підписне Тираж 26 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601