Ідеалізоване широкосмугове джерело напруги

Реферат: UA 97521 U UA 97521 U 5 10 15 20 25 30 35 40 45 50 Корисна модель належить до галузі електроніки і може бути використана у лініях зв'язку при передачі електричного сигналу на великій відстані, у джерелах електроживлення, у електричних підсилювачах напруги, струму, потужності. Відомі способи підвищення провідності джерела струму - зменшення вихідного опору джерела напруги [1]. Недоліком таких способів є неможливість повної компенсації вихідного опору джерела напруги, при якій передається без втрат енергія джерела напруги до корисного навантаження. Найбільш близьким до запропонованої корисної моделі є спосіб повної компенсації вихідної провідності джерела напруги [2], при якій енергія передається без втрат від джерела напруги до корисного навантаження, що містить джерело напруги, R д , від'ємний опір RK конвертора від'ємного опору, зібраного на операційному підсилювачі зі зворотними зв'язками, і корисний опір навантаження RH . Недоліком найближчого аналогу є вузька смуга частот (до десятків кГц), на яких можлива компенсація вихідного опору джерела напруги, що обмежує можливості застосування для сучасних, високочастотних схемотехнічних рішень. В основу корисної моделі поставлена задача ефективної передачі енергії у широкій смузі частот безпосередньо від джерела напруги до опору навантаження при повному виключенні втрат енергії на внутрішньому опорі джерела напруги. Поставлена задача вирішується тим, що в ідеалізованому широкосмуговому джерелі напруги, яке містить джерело напруги, паралельно якому підключено послідовно з'єднані внутрішній опір джерела напруги і опір навантаження, згідно з запропонованою корисною моделлю новим є те, що послідовно внутрішньому опору джерела напруги підключений транзисторний конвертор від'ємного опору, який складається з двох транзисторних підсилювачів, внутрішній опір джерела напруги підключений до неінвертуючого входу першого, високочастотного транзисторного підсилювача в схемі з спільною базою або з спільним затвором, вихід якого з'єднаний із входом другого високочастотного транзисторного підсилювача в схемі з спільним колектором, або із спільним стоком, вихід якого через резистор з'єднаний із входом першого підсилювача, а опір навантаження підключений між загальним затискачем і затискачем блоку живлення підсилювачів. Корисна модель пояснюється кресленнями. На фіг. 1 зображено структурну схему ідеалізованого джерела напруги, де 1 - джерело напруги, 2 - внутрішній опір джерела напруги, 3 - інвертор імпедансу (конвертор від'ємного опору), 4 - корисний опір навантаження. На фіг. 2 зображено принципову електричну схему ідеалізованого широкосмугового джерела напруги з конвертором від'ємного опору на біполярних транзисторах VT1 і VT2, де E д джерело напруги U1  E д , R д - внутрішній опір джерела напруги; конвертор від'ємного опору з вхідним від'ємним опором RK складається з двох високочастотних неінвертуючих підсилювачів, причому колектор першого транзистора VT1 з'єднаний з базою другого транзистора VT2, емітер якого через резистор R 2 з'єднаний емітером першого транзистора VT1 і внутрішнім опором джерела напруги R д ; RH - корисний опір навантаження, UH  U2 - вихідна напруга [3]. На фіг. 3 зображено принципову електричну схему ідеалізованого джерела напруги з конвертором від'ємного опору на польових транзисторах VT1 і VT2, де E д - джерело напруги U1  E д , R д - внутрішній опір джерела напруги; конвертор від'ємного опору з вхідним від'ємним опором RK складається з двох високочастотних транзисторних неінвертуючих підсилювачів, причому сток першого транзистора VT1 з'єднаний з затвором другого транзистора VT2, виток якого через резистор R 2 з'єднаний із витоком першого транзистора VT1 і внутрішнім опором джерела напруги R д ; RH - корисний опір навантаження, UH  U2 - вихідна напруга. На фіг. 4 і фіг. 5 зображено моделі - еквівалентні схеми ідеалізованих джерел напруги з конвертором від'ємного опору відповідно на біполярних і польових транзисторах в динамічному режимі. Запропоноване ідеалізоване широкосмугове джерело напруги працює наступним чином. Паралельно джерелу напруги 1 підключені послідовно з'єднані внутрішній опір джерела напруги R д - 2, опір конвертора від'ємного опору RK - 3, корисний опір навантаження RH - 4. Як видно зі схеми (фіг. 1) вихідна напруга на опорі навантаження дорівнює: 1 UA 97521 U UH  l д  RH R д  RK  RH , (1) Якщо вибрати R д  RK  0 , то внутрішній опір джерела напруги R д буде скомпенсованим опором конвертора від'ємного опору RK і вихідна напруга на опорі RH дорівнює: UH  Eд (2) 5 Покажемо, що вихідний опір Rв их ідеалізованого джерела напруги (фіг. 2) у режимі холостого ходу, коли GH  1  0 або RH   , при R д  RK  0 буде дорівнювати нулю. RH Матриця провідностей схеми (фіг. 4) має вигляд: 1 Gд 2 3 4 5 G д 2 G1  g11  h 22 G1  h21 g11 h 22 h  h 22  g11 g11 3 G1  h g11 21   G1  g11  h22 h22  h21 g11  g11  h g11 21   G2  g11  G 2 h22 G 2 1 Y= 4 (3) G д  G2  G д 5 g11  h21 g11 g11  h 22  h 21 g11 10 Перепишемо матрицю (3), враховуючи нерівності:  h21  g11  g11  h22 , h  g11  g11  h 21  22 1 Gд 2 3 4 5 G д 2 G1  g11 G1  h21 g11 h 22  h  g11 21  g11 g11 3 G1  h g11 21   G1  g11 h21 g11 h g11 21  G2  h g11 21  G 2 h22 G 2 1 Y= 4 G д 5 15 h21 g11 (4) G д  G2  h 21 g11 Вихідний опір ідеалізованого джерела напруги (фіг. 2) дорівнює: R в их  UH 11,22 1 1     R д  RK , IH 11 G д GK (5) де від'ємна провідність конвертора дорівнює: GK      2 2 h 22 h 21g11G 2  h 2 g11  G 2 h 2 g11  G 2 G1  g11  I 21 21 ,  G 2  h 21g11  RK G1 G 2  h 21g11   G 2 g11 20 Враховуючи, що на практиці має місце такий порядок первинних параметрів: h 21  10  10 2 , g11  10 3 См, h 22  10 4  10 5 См, G1  10 3 См, G 2  10 2 См. Приходимо до висновку: Rв их  0 , якщо R д  RK  0 2 (6) UA 97521 U Покажемо, що вихідний опір ідеалізованого джерела напруги (фіг. 3) у режимі холостого ходу, коли GH  1  0 або RH   , при R д  RK  0 буде дорівнювати нулю. RH Матриця провідності схеми (фіг. 5) має вигляд: 2 3 4 2 G1  Gi2 G1  S 2 Gi2  S 2 3 G1  S1 G1  Gi 4 Gi2 S 2 G2  Gi2  S2 S1 Gi G 2 1 Y= 5 1 Gд G д 5 G д Gi  S1 (7) G 2 G д  G2  Gi  S1 5 Перепишемо матрицю (7), враховуючи нерівності: S  Gi , G1, G2  Gi 2 3 4 2 G1 G1  S 2 S 2 3 G1  S1 G1 4 Gi2 S 2 G2  S 2 G 2 S1 Gi G 2 G д  G2  S1 1 Y= 5 10 1 Gд G д 5 G д S1 (8) Вихідний опір ідеалізованого джерела напруги (фіг. 3) дорівнює: R в их  UH 11,22 1 1     R д  RK , IH 11 G д GK (9) де від'ємна провідність конвертора дорівнює: G  S G  S 2   G _S1S 2  G _ G1  Gi1  2 GK   G2  S1  i1 1 2 G1  Gi1 G2  S 2  RK 15 Враховуючи, що на практиці первинні параметри мають порядок значень: G1  10 3 См, G 2  10 2 См, S1  S 2  S  Gi . Приходимо до висновку: Rв их  0 , якщо R д  RK  0 20 25 Джерела інформації: 1. В.Г. Гусєв, Ю.М. Гусєв, электроника и микропроцессорная техника. - М.: Высш. шк., 2005 г, с. 230-232 2. Чайковський О.С., Бодня Т.В. патент на корисну модель, Ідеалізоване джерело напруги, № 87079, зареєстроване в Держ. реєстрі патентів України на корисні моделі МПК(2013.01), Н03Н 3/00. 3. Чайковський О.С. патент на корисну модель Конвертор від'ємного опору № 71151, зареєстровано в Держ. реєстрі патентів України на корисні моделі 10.07.2012, МПК(2012.01) Н03Н 1/00 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 Ідеалізоване широкосмугове джерело напруги, яке містить джерело напруги, паралельно якому підключено послідовно з'єднані внутрішній опір джерела напруги і опір навантаження, яке відрізняється тим, що послідовно внутрішньому опору джерела напруги підключений транзисторний конвертор від'ємного опору, який складається з двох транзисторних підсилювачів, внутрішній опір джерела напруги підключений до неінвертуючого входу першого високочастотного транзисторного підсилювача в схемі з спільною базою або з спільним 3 UA 97521 U затвором, вихід якого з'єднаний із входом другого високочастотного транзисторного підсилювача в схемі з спільним колектором, або із спільним стоком, вихід якого через резистор з'єднаний із входом першого підсилювача, а опір навантаження підключений між загальним затискачем і затискачем блока живлення підсилювачів. 4 UA 97521 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5