Спосіб обробки цифрових сигналів по типу переважно адаптивного трансверсального фільтра і пристрій для його впровадження

Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия. Для осуществления способа обработки циАровых сигнапов используется устройство, содержащее преобразователь 1 троичного сигнала в сигнал модуля и знака, линию задержки 2, имеющую две ветви с отво 1655309 дами, многоканальный коммутатор 3, друг за другом в группе задержанных состоящий из мультиплексоров, кодиэлементов сигнала, возможных комбинарующий блок А, накопитель 5 частичций следующих друг за другом в групных сумм, блоки 6 и 7 суммирования, пе задержанных элементов сигнала. состоящие каждый из сумматора и двух При этом во время каждого шага времевходных регистров,счетчик 8,умножитель ни прохождения элементов сигнала с 9 и коммутор 10.Для повышения быстродейучетом N/W действительных комбинаций ствия накопление сигналов сумм задержанных элементов соответствуюосуществляют путем суммирования часі о щие сигналы частичных сумм последотичных сумм соответствующих N/W (где вательно считывают и суммируют друг W^N) следующих друг за другом групп с другом с образованием элементов А , где Л - число уравнений элеменвыходного сигнала. 2 с. и П з.п. тов сигнала; W - число следующих ф-лы, 1 ил., 3 табл. Изобретение относится к радиотехнике и может быть использовано в сис- 20 темах передачи сигналов для адаптивной коррекции искажений. Цель изобретения - повышение быстродействия. На чертеже приведен пример вы25 полнения устройства для осуществления способа обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра. Устройство содержит преобразователь 1 троичного сигнала в сигнал модуля и знака, линию 2 задержки, имеющую две ветви 2.1 и 2.2 и отводы 2. 1 .0-2.1 . (N-1) и ? ,2.'••)— 2.2.(N-1), многоканальный коммутатор опроса 3, 35 содержащий мультиплексоры 3.1.1-3.1.W, 3.2.1-3.2.W, кодирующий блок А, накопитель 5 частичных сумм, блок 6 суммирования, содержащий сумматор 6.1 и входные регистры 6.2 и 6,3, дополнительный блок / суммирования, содержащий сумматор 7.1 и входные регистры 7.2 и Л З , счетчик 8, умножитель 9, коммутатор 10, вход 11. В предлагаемом способе обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра используется следующий алгоритм обработки. В (N-1)-ступенчатом трансверсаль50 ном фильтре величина элемента £ к выходного сигнала, содержащегося во временном элементе к, может быть описана как где дельных отводах линии 2 задержки; С« - N коэффициентов фильтра, которые определяют свойства Лильтра (частотную характеристику, временную характеристику). В случае адаптивной настройки фильтра отдельные коэффициенты С; фильтра могут быть постепенно установлены посредством итерации, которая может быть описана с помощью формулы где Й представляет собой так называемую регулирующую величину, которая определяет время установки Лильтра в желаемое состояние и требуемые коэффициенты длины слова и тем самым точность фильтра, которая, однако для обеспечения надежной установки (сходимости фильтра) также не может быть выбрана слишком большой, Д(5 является ошибкой, остающейся по отношению к преследуемой заданной величине рассмотренного элемента выходног о сигнала. Вместо такой ошибки можно в случае необходимости использовать только ее знак sgn(u^1(;) как установочный кри'терий. Предлагаемое устройство имеет прежде всего на своем входе снабженную отводами (0,1,2,3, .. .,N->, N-1) (11-1)ступенчатую линию 2 задержки, на вход которой поступает подлежащий обработке цифровой сигнал. В преобразователе 1 подводимый на вход I1 линии 2 55 задержки подлежащий обработке троичный сигнал прежде всего перекодируют величины элементов сигнала в пару бинарных сигналов, охватываюотвода, появляющиеся в этом щую двоичный сигнал Mopvnx и Т;РОИЧвременном элементе в от 5 1655 і! ный сигнал д н а м . Лккия 2 задержки ( может быть перекодирован С имеет CNH)-ступенчатую ветвь 2.1, из табл. 1 способом с помощью элеменв которую поступает двоичный сигнал тов двоичного сигнала, появляющихся знака, и (N-1)-ступенчатую ветвь 2.2, на соответствующих отводах обоих ветв которую поступает двоичный сигнал вей 2.1 и 2.2 линии задержки. модуля. Каждая группа из W друг за В табл. 1 в колонках t и С другом следующих отводов линии 2 заприводятся возможные пары следующих держки, имеющей N/W групп отводов, один за другим элементов троичного соединена с группой входов, соотJQ сигнала, а в колонках т.1.1, m.1.W, ветствующих этой группе отводов, PI,;.! и tn.^.W им соответствующие, помногоканального коммутатора. 3, имеюявляющиеся на выходах мультиплексоров щего N/W групп входов. Многоканаль3.1.1, 3.1.W, 3.2.1 и 3.2.W биты сигный коммутатор 3 может иметь для кажнала знака и сигнала модуля. Появляюдой ветви 2.1, 1.1 линии задержки со- \^щиеся на выходах кодирующего блока 4 ответственно W синфачно управляемых управляющие биты р,-р_, соответствуюс помощью счіетчика 8 мультиплексоров щие отдельным квадруполям битов сиг3.1.1-3.1 .W, 3.2.1-3.2.W с N/W входанала знака и сигнала модуля, приведены в табл. 1 в колонках р^-р^.. При ми, соответствуюіцие входы которых подсоединены к соответствующим друг 20 этом управляющие биты р ^ и р + , в дополнение к групповому адресу, выданнодругу отводам отдельных групп отвому счетчиком 8, служат выборке накодов. В примере исполнения, в котором пительных ячеек накопителя 5 сигналов W=2 друг за другом следующих отводов частичных сумм. объединены в группу, при этом образующие такую группу отводы 2.1.0, 25 В накопителе 5, выполненном при 2.1.1, имеющие N/W=N/2 таких групп адаптивном фильтровании сигналов, отводов 2.1.0-7.1.(N-1) ветви 2.1 как накопитель считывания и записи линии 2 задержки, соединены с соот(RAM), накапливают сигналы частичных ветствующими этой группе отводов персумм, соответствующие A N/W возможным выми входами обоих мультиплексоров 30 комбинациям W друг за другом следующих сигнальных элементов А-значимого циф3.1.1 и 3.1.W, а следующая группа рового сигнала из N/W друг за другом обоих отводов 2.1.2 и 2,1.3 соединеследующих групп элементов цифрового на с вторыми входами этих мультисигнала из соответствующих, оцененных плексоров и т.д., отводы 2.t.(N-2) согласно соответствующей настройке и 2.1(N-1), образующие последнюю 35 фильтра элементов сигнала отвода. группу отводов, соединены с послед" В рассматриваемом здесь примере исполними входами обоих мультиплексоров нения с W=2 и А=3 в накопителе 4 под 3.1.1 и 3.1.W. каждым групповым адресом, т.е. соотПодобным образом соединены отводы второй ветви 2.2 линии задержки с ^0 ветственно для каждой }-й группы отводов (с } = . ) , . . .N/W-1), в принципе навходами мультиплексоров 3.2.1-3.2.W. капливают частичные суммы, указанные Многоканальный коммутатор 3, обрасоответственно в колонке F табл. 2, зованный посредством четырех мультигде отдельные слагаемые представляют плексоров 3.1.1-3.2.W, может быть соответствующие данному индексу коэфв N/W раз быстрее, чем линия 2 за- д5 фициенты фильтра. Видно, что в приндержки, так что на каждый шаг заципе накапливают частичные суммы, содержки, т.е. в каждый временной элеответствующие А -3 2 =9 возможным комбимент, считываится все отводы линии нациям W=2 следующих друг за другом задержки. элементов троичного сигнала, из соотВыходы мультиплексоров 3.1.150 ветствующих, оцененных согласно на3.2.W подкточены к общему кодирующестройке фильтра, т.е. умноженных на му блоку 4, образованному в примере соответствующие коэффициенты фильтра исполнения посредством постоянного W=2 элементов tk 2- >tk_2.-_t сигнала отблока памяти (ROM), в котором счивода, из которых затем согласно парам танная с помощью многоканального ком-ь $ Р$» Рд управляющих битов - и тем самутатора 3 пара следующих друг за мым L соответствии со считанными -эледругом элементов троичного сигнала, , ментами сигнала отвода считывают част.е. соответствующий такой паре элетичную сумму. . f ментов троичного сигнала квадруполь,. к-.' 1655309 т.е. были последовательно считаны и друг с другом сложены соответствующие сигналы частичных сумм для соответствующего шага задержки в соответствии с N/W действительными комбинациями троичных сигналов, то в заключении на выходе блока 6 получают соответствующий обработанный, т.е. "отфильтрованный", элемент выходного сигнала О . В табл. І в колонке F приведены для 9 возможных комбинаций t k 2 - , N C 1 Т И Ч Н Ь К с и г Ч~2Йі ( !"°'"''W " ^ Р ° ~ налов и для соответствующих табл. 1 управляющих битов р^ р^. результирующие согласно выражению частных сумм и оцененных с помощью коэффициента С- фильтра элементов эк сигнала отвода группы из таких элементов сигнала. Требуемая для накопления 'частичных сумм емкость накопителя уменьшается, если накапливают только отличные от нуля сигналы частичных сумм и если при знакосимметричном цифровом сигнале только однократно запоминают отличающиеся только своим знаком сигналы частичных сумм, причем тогда в течение каждого шага задержки в соответствии с действительной комбинацией элементов цифрового сигнала прибавляют или вычитают последовательно считанные сигналы частичных сумм для образования элемента выходного сигнала, а также слова подлежащего запоминанию исправленного сигнала частичных сумм. Таким образом, как это видно из следующих пояснений работает также схема согласно чертежа. Выход накопителя 5 частичных сумм соединен с входным регистром 6.2 блока 6 суммирования сигналов, выходной сигнал которого поступает на вход входного регистра 6,3, что позволяет последовательно суммировать сигналы частичных сумм, считываемые для каждого шага задержки из накопителя 5. Причем появляющийся на выходе кодирующего блока А управляющий бит (р_ в табл. 1) указывает прибавляется 1) (при Р 2 ==0) или вычитается (при > р =1) находящаяся во входном регистре 6 ? частичная сумма, посредством .управляющего бита (pf =0 в табл. 1), появляющегося на выходе кодирующего устройства 4, запирается входной регистр 6,/?, если мгновенно достигнутая сумма свертки должна оставаться неизменной, так что не происходит ни сложения, ни вычитания. Если в течение элемента задержки были суммиясваны сигналы частичных сумм, соответствующие появляющимся в отводах 1'.1.02 . H N - 1 ) , .!.,Ї.О-;.. '.(N-1) пиний задержки элементам цифровых сигналов, 8 15 20 25 30 35 40 45 Чтобы входной цифровой сигнал был правильно переработан в выходной цифровой сигнап, т.е. в известной степени (во временном диапазоне) отфильтрован, соответствующие желаемой характеристике фильтра сигналы частичных сумм должны быть накоплены в накопителе 5 частичных сумм. В схеме сигналы частичных сумм с процессе адаптации итеративно образуются тем, что каждый из.последовательно считанных сигналов частичных сумм, будучи скомбинированным с корреляционной величиной, образует исправленный сигнал частичных сумм, как новый сигнал частичных сумм. Для этого выход накопителя 5 соединен с одним входным ре'гистром 7.3 дополнительного блока 7, управляемым также с помощью кодирующего блока и который имеет второй входной регистр 1.2 для появляющегося во время каждого шага задержки сигнал Дьц ошибки, оцененного с помощью регулирующей величины С . Выход дополнительного блока 7, на котором образуется сигнал Sj, соединен с входом записи накопителя 5. ' Сигнал й G)c ошибки представляет собой отклонение выходного сигнала ( j от заданной величины и может быть образован различными способами, например путем вычитания из выходного сигнала Ь этого же выходного сигнала, оцененного с помощью триггера Шмитта. Сигнал &СГК ошибки может также быть соответственно усреднен и/или должен также быть эффективным только по своему знаку, что здесь, однако, также более подробно не должно прослеживаться. 50 Сигнал Д ь % ошибки в дополнение к оценке с помощью регулирующей величины g может также быть оценен с помощью величины q, т.е. быть умноженным, причем в зависимости от выдаваемого 55 кодирующим блоком управляющего бита Р 5 величина q при pj-=O) имеет значение " Г 1 или (при Ру=1) значение " 2 " . Как видно из табл. 1 величина q равна сумме квадііатов считанных W > элрмен=2 тов сигнала отвода. Посредством д о полнительной оценки сигнала ошибки с помощью этой суммы квадратов э л е ментов сигнала отвода или с помощью скалярного произведения а „ ^ а * в е к т о / г т М *•) pa („вектор - строка a k : ) описывающего с помощью своих частичных компонен В табл. 2 представлены при цифровом сигнале с тремя значениями (тро15 ичном сигнале) и групповом объединении соответственно W= ! элементов отвода девять возможных частичных сумм F(k,j). Если вместо этого должен быть обработан двузначащий, т.е. 20 имеющий только два значения -И и -1 цифровой сигнал (двоичный с и г н а л ) , причем в отличие от чертежа, тогда при отсутствии преобразователя 1 к о дов требуется предусмотреть только 25 одну ветвь линии 2 задержки, то при групповом объединении соответственно W=2 элементов сигналов отвода являются возможными только четыре двухзвенные частичные суммы F т а б л . 2 . ^0 Вообще накопление частичных сумм при А-эначимом, знакосимметричном цифровом сигнале требует емкость н а копителя 5 равную: 1/Л-А 'N/W частичных сумм при четном значении А подле35 жащего обработке цифрового сигнала, іпричем коэффициент 1/2 появляется ввиду т о г о , что при знакосимметрии цифрового сигнала должна быть накоплена только половина возможных величин частичных сумм. При нечетном з н а - 40 чении А число подлежащих накоплению величин частичных сумм уменьшается ' на единицу, так как :) не требуется запоминать, в таком случае требует., ся емкость накопителя 5, равная 1/2(AW- 1)N/W частичных сумм. j r V=i), . . . ,W-1) ность элементов цифрового сигнала, появляющихся в k-м временном элементе в отводах по линии А задержки, па самого себя (вектор - столбец a t j ) *в случае необходимости может быть ускорена адаптация частичных сумм, описывающаяся с помощью: трзнсверсальным фильтром), причем необходимая емкость накопителя при фильтрации двоичного сигнала не ПОРЫшается в то время, как при фильтрации ции троичного сигнала она удваивается. Ф о р м у л а и з о б р е т е н и я 1. Способ обработки цифровых с и г налов по типу предпочтительного адаптивного трансверсального фильтра, заключающийся в пошаговой задержке времени прохождения элементов сигнала на (N-1) шагов времени задержки, накоплении сигналов, которые соответствуют группе задержанных элементов сигналов, оцениваемых с учетом массовых коэффициентов, причем во время тагов времени прохождения элементов сигналов с учетом действительных комбинаций задержанных элементов сигналов соответствующие сигналы последовательно считывают, суммируют друг с другом с образованием элементов выходного сигнала, о т л и ч а ю щ и й с я тем, ч т о , с целью повышения быстродействия, накопление сигналов сумм осуществляют путем суммирования частичных сумм с о ответствующих N/W (где W