Конвеєрний пристрій швидкого перетворення хартлі

Передбачуваний винахід відноситься до обчислювальної техніки і може бути використаний в системах цифрової обробки сигналів. Відомі потокові схеми швидкого перетворення Фур'є [Л. Рабинер, Б. Гоулд, Теорія і застосування цифрової обробки сигналів, «Світ», Москва, 1978, с. 67], що містять n послідовно з'єднаних каскадів, кожний з який містить перемикач, перший, другий і третій елементи затримки й арифметичний пристрій. Найбільш близьким до передбачуваного винаходу по технічній сутності і результату, що досягається, є каскадний пристрій для швидкого перетворення Фур'є, описаний в [а. с. СРСР №1265794, МКИ G 06 F 15/332], що містить n послідовно з'єднаних каскадів, кожний з яких містить арифметичний блок, комутатор, два елементи затримки, синхронізатор, формувач тригонометричних коефіцієнтів, комутатор і регістр. Для зручності опису об'єднаємо арифметичний блок і комутатор кожного з n каскадів в арифметичній блок. Недоліками зазначених пристроїв є: а) робота арифметичного блока тільки 50% часу, рівного тривалості вхідного масиву. Це зв'язано зі структурою алгоритму, що забезпечує виконання відразу 2-х коефіцієнтів [Л. Рабинер, Б. Гоулд, Теорія і застосування цифрової обробки сигналів, «Світ», Москва, 1978, с. 674] за 50% часу від тривалості масиву. Отже арифметичний блок завантажений не цілком. б) значне енергоспоживання і низька надійність, тому що на кожний етап швидкого перетворення приходиться по одному арифметичному блоку. В основу винаходу поставлена задача: створити такий каскадний пристрій швидкого перетворення Хартли, у якому введення рекурсивних зв'язків між входом і виходом арифметичних блоків дозволило б використовува ти поточно-рекурсивний метод у конвеєрній обробці сигналів, у результаті чого досягається повне завантаження арифметичних блоків, що дозволило б забезпечити значне збільшення продуктивності пристрою. 100%-не завантаження арифметичних блоків досягається при виконанні одним арифметичним блоком двох етапів швидкого перетворення Хартли. Технічним результатом передбачуваного винаходу є зменшення на 50%, у порівнянні з відомими пристроями, фізичного числа суматорів і умножителей, що дає значне скорочення енергоспоживання і збільшує надійність пристрою. У пристрій, що містить синхронізатор, формувач тригонометричних коефіцієнтів і n(n = 1/2(log2N)), де N - число елементів перетворення Хартли, послідовно з'єднаних каскадів, кожний з який містить арифметичний блок, причому перший вихід синхронізатора підключений до дев'ятого входу і-го і (і = 1...n 1) арифметичного блока і до п'ятого входу n-го арифметичного блока, перший і другий виходи n-го арифметичного блока є відповідно першим і другим інформаційними виходами пристрою, другий вхід синхронізатора є входом установки пристрою, перший вхід синхронізатора є тактовим входом пристрою, адресний вихід синхронізатора підключений до адресного формувача тригонометричних коефіцієнтів, вихід і-гo коефіцієнта яких підключено до десятого і-го арифметичного блока, уведені n формувач потоків(1.1,..., (n - 1).1), перший вхід першого формуровача потоків є інформаційним виходом пристрою, сьомий вхід першого формувача потоків є тактовим входом пристрою, другий і третій входи першого формувача потоків підключені відповідно до першого і другого виходів першого арифметичного блока(1.2), четвертий і шостий входи першого формувача потоків підключені відповідно до другого і третього виходів синхронізатора, п'ятий вхід першого формувача потоків підключені до першого виходу синхронізатора, перший, другий, третій, четвертий, п'я тий, шостий, сьомий і восьмий виходи і-го (1.1.....(n - 1).1) формувача потоків підключені відповідно до першого, другого, третього, четвертого, п'ятого, шостого, сьомого і восьмого входів і-го арифметичного блока(1.2.....(n - 1).2), перший і другий входи j-гo (j = 2, n) формувача потоків підключені відповідно до першого і другого виходів (j - 1)-го арифметичного блока, третій і четвертий входи j-гo формувача потоків підключені до першого і другого виходів j-гo арифметичного блока, п'ятий і шостий входи j-гo формувача потоків підключені відповідно до і(2n + 2)-му й і(2n + 1)-му ви ходам синхронізатора, сьомий вхід кожного крім першого і n-го, формувачів потоків підключений до першого виходу синхронізатора (i1), восьмий вхід кожного, крім першого і n-го, формувачів потоків є тактовим входом пристрою, а перший, другий, третій і четвертий виходи n-го формувача потоків підключені відповідно до першого, другого, третього і четвертого входів n-го арифметичного блока. Введення в пристрій n формувачів потоків і додаткових зв'язків з цими блоками забезпечує безупинну роботу всіх арифметичних блоків. Оскільки одна ітерація швидкого перетворення Хартли виконується за 50% часу, рівного тривалості масиву помноженого на період тактових імпульсів, то підготовляючи необхідні дані для кожної наступної ітерації у відповідному формувачі потоків, удається використовувати час, що залишився, (50%) для виконання одним арифметичним блоком додаткової ітерації Хартли. Це дозволяє скоротити число арифметичних блоків у два рази. Суть винаходу пояснюється кресленнями, де зображені: на фіг.1 - структурна схема пристрою; на фіг.2 - структурна схема першого формувача потоків; на фіг.3 - структурна схема k-го формувача потоків; на фіг.4 - структурна схема n-го формувача потоків; на фіг.5 - структурна схема і-го арифметичного блока; на фіг.6 - структурна схема n-го арифметичного блока; на фіг.7 - структурна схема синхронізатора; на фіг.8 - структурна схема формувача тригонометричних коефіцієнтів; на фіг.9 - структурна схема пристрою для N = 16; на фіг.10, 11 - тимчасові діаграми, що пояснюють роботу пристрою для N = 16. Конвейєрний пристрій швидкого перетворення Хартли містить n послідовно з'єднаних каскадів, кожний з яких містить формувач потоків 1.1 і арифметичний блок 1.2, а також синхронізатор 3 і формувач 4 тригонометричних коефіцієнтів, причому вхід першого формувача потоків і є інформаційним входом пристрою, другий і третій входи першого формувача потоку 1.1 підключені відповідно до першого і другого виходів першого арифметичного блока 1.2, перший, другий, третій, четвертий, п'ятий, шостий, сьомий і восьмий виходи і-го формувача потоків(1.2,..., (n - 1).1) підключені відповідно до першого, другого, третього, четвертого, п'ятого, шостого, сьомого і восьмого входів першого арифметичного блока 1.2, перший і другий вхід(n - 1). 1-го формувач потоків(n - 1).1 підключені відповідно до першого і другого виходів арифметичного блока 1.2, третій і четвертий входи(n - 1). 1-го формувач потоків підключені відповідно до першого і другого виходів(n - 1).2-го арифметичного блока, перший, другий, третій і четвертий ви ходи n-го формувача потоків n.1 підключені відповідно до першого, другого, третього і четвертого входів n-го арифметичного блока n.2, перший і другий виходи n-го арифметичного блока 2 є відповідно першим і другим виходами пристрою, четвертий і шостий входи першого формувача потоків 1.1 підключені відповідно до другого і третього виходів синхронізатора 3, п'ятий і шостий вхід(n - 1). 1-го формувача потоків підключені відповідно до і(2n + 2)-му й і(2n + 1)-му виходам синхронізатора 3, п'ятий вхід першого формувача потоків n.1, сьомий вхід кожного, крім першого і n-го, формувача потоків(n - 1).1, дев'ятий вхід 1.2-го арифметичного блока і п'ятий вхід n.2-го арифметичного блока підключені до першого виходу синхронізатора 3, сьомий вхід першого формувача потоків 1, восьмий вхід кожного(n - 1).1, крім nго, формувача потоків, і перший вхід синхронізатора 3 є тактовими входами пристрою, другий вхід синхронізатора є входом установки пристрою(скидання), адресний вихід синхронізатора 3 підключений до адресного входу формувача тригонометричних коефіцієнтів n, вихід і-го коефіцієнта якого підключений відповідно до десятого входу коефіцієнтів(1.2,..., (n - 1).2)-го арифметичного блока. Пристрій працює в такий спосіб: Перший формувач потоків 1.1(фіг.2) містить перший елемент затримки 5, перший, другий, третій і четвертий стекові регістри 6, 7, 8 і 9, другий, третій, четвертий, п'ятий, шостий і сьомий елементи затримки 10, 11, 12, 13, 14 і 15, перший і другий комутатори 16 і 17. Елементи затримки 5, 11 і 12 мають розмірність N/2. Стекові регістри 6 і 7 мають глибину стека рівну N(вихід D2) і відвід від стека глибиною N/2(вихід D1). Стековий регістр 8 має глибину стека N/2(вихід D2) і відвід від стека глибиною N/2(вихід D2). Стековий регістр 9 має глибину стека N/2(вихід D1). Елементи затримки 10, 13, 14, 15 мають розмірність N/4. Вхід елемента затримки 5 і вхід D стекових регістрів 6 і 7 є першим входом першого формувача потоків 1. Вхід елемента затримки 10 і вхід D стекового регістра 8 є другим входом першого формувача потоків 1. Вхід елемента затримки 11 і вхід D стекового регістра 9 є третім входом першого формувача потоків 1. Входи 31 стекових регістрів 6, 7, 8, 9 є сьомим входом першого формувача потоків 1. Входи V стекових регістрів 6 і 7 і вхід S комутатора 16 є четвертим, а входи V стекових регістрів 8 і 9 п'ятим входами першого формувача потоків 1. Вхід S комутатора 17 є шостим входом першого блока 1. Вихід елемента 5 з'єднаний із входом елемента затримки 12 і є третім виходом першого формувача потоків 1. Вихід елемента затримки 12 є першим виходом першого формувача потоків 1. Виходи D1 і D2 стекового регістру 6 з'єднані відповідно з входами А и С, а входи D1 і D2 стекового регістри 7 з'єднані відповідно з входами В и D комутатора 16. Виходи D1 і D2 стекового регістру 8 з'єднані відповідно з входами А1 і В1, а вхід D1 стекового регістра 9 з'єднані входом А2 комутатори 17. Вихід D1 стекового регістра 9 з'єднаний також із входом елемента затримки 13, вихід якого з'єднаний із входом У2 комутатора 17. Вихід елемента затримки 10 з'єднаний із входом 31 комутатора 17 і з входом елемента 14, вихід якого з'єднаний із входом 32 комутатора з 17 і з входом елемента затримки 15, вихід якого з'єднаний із входом D2 комутатора 17. Виходи X и Υ комутатора 16 є відповідно п'ятим і сьомим виходами першого формувача потоків 1. виходи Q1, Q2, Q3 і Q4 комутатора 17 є відповідно восьмим, шостим, четвертим і другим виходами першого формувача потоків 1. К-тий формувач потоків 1(фіг.3) містить перший і другий стекові регістри 18 і 19, перший і другий елементи затримок 20 і 21, третій і четвертий стекові регістри 22 і 23, третій, четвертий, п'ятий, сьомий, восьмий, дев'ятий, десятий, одинадцятий і дванадцятий елементи затримок 24, 25, 26, 27, 28, 29, 30, 31, 32, і 33, а так само перший і другий комутатори 34 і 35. Стековий регістр 18 має глибину стека Ν/2(вихід D2) і відвід від стека глибиною Ν/2 - N/2(l - 1) (вихід D1), де І - номер ітерації швидкого перетворення Хартли. Стековий регістр 19 має глибину стека Ν/2(вихід D1). Елементи затримки 26, 27, 28 і 29 мають розмірність N/2(l - 1). Елементи затримки 20 і 21 мають розмірність Ν/2 - 3Ν/(2(Ι - 1)). Стековий регістр 22 має глибину стека Ν/2(вихід D2) і відвід від стека глибиною Ν/2Ι(вихід D1), де І - номер ітерації швидкого перетворення Хартли. Стековий регістр 23 має глибину стека Ν/2(вихід D1). Елементи затримки 30, 31, 32 і 33 мають розмірність N/(2l). Елементи затримки 24 і 25 мають розмірність Ν/2 - Ν/(2Ι). Вхід D стекового регістра 18 і вхід елемента затримки 20 є першим входом k-го формувача потоків 1. Вхід D стекового регістра 19 і вхід елемента затримки 21 є другим входом k-го формувача потоків 1. Вхід D стекового регістра 22 і вхід елемента затримки 24 є третім входом k-го формувача потоків 1. Вхід D стекового регістра 23 і вхід елемента затримки 25 є першим входом k-го формувача потоків 1. Входи 31 стекових регістрів 18, 19, 22 і 23 є восьмим входом k-го формувача потоків 1. Входи V стекових регістрів 18 і 19, а також вхід S комутатора 34 є входом k-го формувача потоків 1. Входи V стекових регістрів 22 і 23 є сьомим входом, а вхід S комутатора 35 шостим входом k-ro формувача потоків 1. Виходи D1 і D2 стекового регістра 18 з'єднані відповідно з входами А1 і В1 комутатора 34. Вихід D1 стекового регістра 19 з'єднаний із входом елемента затримки 26, вихід якого з'єднаний із входом А2 комутатора 34 і входом елемента затримки 27. Вихід елемента затримки 27 з'єднаний із входом У2 комутатора 34. Вихід елемента затримки 20 з'єднаний із входом 31 комутатора 34 і з входом елемента затримки 28, вихід якого з'єднаний із входом D1 комутатора 34. Вихід елемента затримки 21 з'єднаний із входом 32 комутатора 34 і з входом елемента затримки 29, вихід якого з'єднаний із входом D2 комутатора 34. Виходи D1 і D2 стекового регістра 22 з'єднані відповідно з входам А1 і В1 комутатора 35. Вихід D1 стекового регістра 22 з'єднаний із входом елемента затримки 30, вихід якого з'єднаний із входом А2 комутатора 35 і входом елемента затримки 31. Вихід елемента затримки 31 з'єднаний із входом У2 комутатора 35. Вихід елемента затримки 24 з'єднаний із входом 31 комутатора 35 і з входом елемента затримки 32, вихід якого з'єднаний із входом D1 комутатора 35. Вихід елемента затримки 25 з'єднаний із входом 32 комутатора 35 і з входом елемента затримки 33, вихід якого з'єднаний із входом D2 комутатора 35. Виходи Q1, Q2, Q3 і Q4 комутатора 34 і виходи Q1, Q2, Q3 і Q4 комутатора 35 є відповідно п'ятим, сьомим, третім, першим, восьмим, шостим, четвертим і другим виходами k-го формувача потоків 1. n-й формувач потоків 1(фіг.4) містить перший, другий, третій, четвертий, п'ятий, шостий, сьомий і восьмий елементи затримки 36, 37, 38, 39, 40, 41, 42 і 43, а так само перший і другий комутатори 44 і 45. Причому перший, другий і сьомий елементи затримки 36, 37 і 42, а так само перший комутатор 44 являють собою формувач потоків даних для (І = 2n - 1)-й ітерації швидкого перетворення Хартли. Елементи затримки 36, 37, 42 мають розмірність - два елементи. Третій, четвертий, п'ятий, шостий і восьмий елементи затримок 38, 39, 40, 41 і 43 а так само другий комутатор 45 являють собою формувачпотоків даних для (І = 2n)-й інтерації швидкого перетворення Хартли. Елементи затримки 38 і 39 мають розмірності відповідно (Ν/2 - 1) і Ν/2. Елементи затримки 40, 41 і 43 мають розмірність - один елемент. Вхід А комутатора 44 і вхід елемента затримки 36 є першим входом n-го формувача потоків 1. Вхід елемента затримки 37 є другим входом n-го формувача потоків 1. Вихід елемента затримки 37 з єднаний із входом У комутатора 44 і з входом елемента затримки 42. Виходи елементів затримки 36 і 42 з'єднані відповідно з входами С и D комутатора 44. Входи елементів затримки 38 і 39 є відповідно третім і четвертим входами nго формувача потоків 1. Вихід елемента затримки 38 з'єднаний із входом А комутатора 45 і входом елемента затримки 40, вихід якого з'єднаний із входом 3 комутатора 45. Вхід елемента затримки 39 з'єднаний із входом елемента затримки 41, вихід якого з'єднаний із входом У комутатора 45 і входом елемента затримки 43. Вихід елемента затримки 43 з'єднаний із входом D комутатора 45. Входи S комутатора 44 і 45 є відповідно четвертим і п'ятим входами n-го формувача потоків 1. Виходи X і Υ комутатора 45 є відповідно другим і третім входами n-го формувача потоків 1. Вихід елемента затримки 37 з'єднаний із входом У комутатора 44 і входом елемента затримки 42. Виходи елементів затримки 36 і 42 з'єднані відповідно з входами С і D комутатора 44. і-й арифметичний блок 2(фіг.5) містить комутатор 46, перший суматор 47, перший обчислювач 48, перший і другий елементи затримки 49 і 50, другий обчислювач 51, перший і другий умножитель 52 і 53 і другий суматор 54. Дані з першого, другого, третього, четвертого, п'ятого, шостого, сьомого і восьмого інформаційних входів арифметичного блока 2 надходять відповідно на входи А1, У1, А2, У2, A3, У3, А4 і В4 комутатори 46. Елементи затримки 49 і 50 мають розмірність - один елемент. Входи А1, У1, А2, У2, A3, У3, А4, У4 і S комутатори 46 є відповідно першим, другим, третім, четвертим, п'ятим, шостим, сьомим, восьмим і дев'ятим входами і-го арифметичного блока 2. Вихід Q1 комутатора 46 з'єднані з входами А суматора 47 і вичитателя 48. Вихід Q2 комутатора 46 з'єднані з входами В суматора 47 і вичитателя 48. Виходи Q3 і Q4 з'єднані відповідно з входами елементів затримки 49 і 50, виходи яких з'єднані відповідно з входами А и В вичитателя 51. Вихід S суматора 47 є першим виходом і-го арифметичного блока 2. Вихід S вичитателя 48 з'єднаний із входом А умножителя 52, вхід У який є десятим входом і-того арифметичного блока 2. Вихід S вичитателя 49 з'єднаний із входом А умножителя 53, вхід У якого є десятим входом і-го арифметичного блока 2. Виходи Μ умножителей 52 і 53 з'єднані відповідно з входами А и В суматора 54, вихід S якого є другим виходом і-го арифметичного блока 2. n-й арифметичний блок 2(фіг.6) містить комутатор 55, суматор 56, і вичитатель 57. Входи А1, У1, А2, У2, і S комутатора 55 є відповідно першим, другим, третім, четвертим і п'ятим входами n-го арифметичного блока 2. Виходи Q1 і Q2 комутатора 55 з'єднані відповідно з виходами А и В суматора 56 і вичитателя 57. Виходи S яким є відповідно першим і другим виходами блока 2. Синхронізатор 3(фіг.7) містить у собі(2n + 1)-розрядний двоїчний лічильник 58, на тактовий вхід 3 який надходять тактові імпульси ТИ з першого входу синхронізатора 3, а на вхід скидання R надходить імпульсний сигнал "Установка" із другого входу син хронізатора 3. На виходах лічильника 58 формується (2n + 1)-розрядний сигнал u1,...,u(2n + 1), що надходить відповідно на 1,...,(2n + 1)-й виходи синхронізатора 3 і на його адресний вихід. Формувач 4 тригонометричних коефіцієнтів(фіг.8) містить 2(n - 1) запам'ятовуючих пристроїв 59.1, 60.1, у яких записані тригонометричні коефіцієнти Wi1 і Wi2 для і-го арифметичного блока 2. Необхідні коефіцієнти Wi1 Wi2 для виконання і-м арифметичним блоком 5 однієї ітерації швидкого перетворення Хартли вибираються (2n + 1)-розрядною адресою u1.....u(2n + l) і формується на виході формувача 4. У цілому поточно рекурсивний пристрій швидкого перетворення Хартли працює по алгоритму швидкого перетворення Хартли з проріджуванням по частоті по підставі 2: Н(2к) = hn + hN/2 + n; 2p 2p H( 2k +1) = bn cos + bN / 2 - n sin n ; N N де bn = hn - hN/2+n; bN/2-n = hN/2-n - hN-n; де n = 0, 1, 2, 3....., N/2 - 1, a N - число елементів; hn - n-й елемент числової послідовності даних. Розглянемо випадок для N = 16, структурна схема для цього випадку приведена на фіг.9. Пристрій містить n = 2 послідовно з'єднаних каскадів, кожний з який включає формувач потоків 1 і арифметичний блок 2, а так само синхронізатор 3 і формувач тригонометричних коефіцієнтів 4. Розмірності елементів затримки і глибина стекових регістрів у блоках пристрою розраховуються по приведеним вище формулах для N = 16. Імпульсний сигнал "Установка", що приходить на вхід установки пристрою, обнуляє лічильник 58 синхронізатора 3, установлюючи керуючі сигнали u1,...,u5 у низький логічний рівень. Після закінчення дії імпульсного сигналу "Установка" по першому тактовому імпульсі ТИ, що приходить на тактовий вхід пристрою, на його інформаційний вхід починає послідовно надходити масив відліків N1(фіг.10, а). Перший формувач потоків 1 за допомогою першого і четвертого елементів затримки 5 і 12, а так само першого і другого стекових регістрів 6 і 7 затримує масив даних N1 на N тактів і за допомогою першого комутатора 16 розбиває його на чотири потоки, що формуються на першому(фіг.10, б) третьому(фіг.10, в), п'ятому(фіг.10, г) і сьомому(фіг.10, д) інформаційних виходах першого формувача потоків 1. Другий арифметичний блок 2 використовує потоки даних з першого, третього, п'ятого, і сьомого інформаційних виходів першого формувача потоків 1 для обчислення першої ітерації швидкого перетворення Хартли(керуючий сигнал u1 має низький логічний рівень), формуючи на своєму першому(фіг.10, є) і др угому вихода х(фіг.10, ж) потоки даних які надходять на другий і третій інформаційні входи першого формувача потоків 1.1. Перший формувач потоків 1 за допомогою третього і четвертого стекових регістрів 8 і 9, другого, третього, п'ятого, шостого і сьомого елементів затримки 10, 11, 13, 14, і 15 затримують потоки даних зі свого першого і другого інформаційних входів на N/2 тактів і за допомогою другого комутатора 17 розбиває їх на чотири потоки, що, як випливає з фіг.10, формуються на восьмому(фіг.10, з), шостому(фіг.10, і), четвертому(фіг.10, к) і другому(фіг.10, л) інформаційних виходах першого формувача 1 потоків, після виконання операції «метелика» Хартли(блок 1.2) першої ітерації. Т. о. перший арифметичний блок 2 у момент формування потоків даних на восьмому, шостому, че твертому і др угому інформаційних ви ходах першого формувача 1 починає виконувати другу ітерацію швидкого перетворення Хартли(керуючий сигнал u1 має високий логічний рівень), формуючи на своєму першому(фіг.10, м) і другому(фіг.10, і) інформаційних виходах потоки даних, що надходять на перший і другий інформаційні входи другого формувача 1. Останній за допомогою першого, другого і сьомого елементів затримки 36, 37 і 42 затримує потоки даних зі своїх першого і другого інформаційних входів на два елементи і за допомогою комутатора 44 розбиває їх на два потоки, що формуються на першому(фіг.11, б) і третьому(фіг.11, б) інформаційних вихода х другого формувача потоків 1. Другий арифметичний блок 2 виконує над цими даними третю ітерацію швидкого перетворення Хартли(керуючий сигнал u1 має низький логічний рівень), формуючи на своєму першому(фіг.11, г) і другому(фіг.11, д) інформаційних виходах потоки даних, що надходять на третій і четвертий інформаційні входи другого формувача 1. Останній за допомогою третього, четвертого, п'ятого, шостого і восьмого елементів затримки 38, 39, 40, 41 і 43 затримує ці потоки даних на N/2 і за допомогою комутатора 45 розбиває їх на два потоки, що формуються на другому(фіг.11, є) і че твертому(фіг.11, ж) інформаційних виходах формувача потоків 2.1. Другий арифметичний блок 2 виконує над цими потоками четверту ітерацію швидкого перетворення Хартли(керуючий сигнал u1 має високий логічний рівень), формуючи на своєму першому(фіг.11, з) і другому(фіг.11, і) інформаційних ви ходах кінцеві результати обчислення швидкого перетворення Хартли по підставі 2 із проріджуванням по частоті. Фіг.10 і 11 показують, що за допомогою уведених формувачів потоків вдалося так згрупувати дані, що один арифметичний блок здатний послідовно виконувати дві ітерацій швидкого перетворення Хартли не порушуючи логіки роботи потокового пристрою. Тригонометричні коефіцієнти для визначеної ітерації надходять в арифметичні блоки відповідно до рівня керуючого сигналу u1. Наприклад при низькому логічному рівні керуючого сигналу u1 у перший арифметичний блок 2 надходить тригонометричний коефіцієнт w1, що відповідає першої ітерації швидкого перетворення Хартли. При високому логічному рівні керуючого сигналу u1 у перший арифметичний блок 2 надходить тригонометричний коефіцієнт w1, що відповідає другої ітерації швидкого перетворення Хартли.