Формувач періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами

Реферат: Формувач періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан. Введено другий двійковий лічильник, також, як і перший налагоджений на режим віднімання, зі входами синхронного паралельного завантаження, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан; двійковий суматор; п'ять інверторів; перший і другий синхронні D-тригери зі входом асинхронної установки у нульовий стан; чотиривходовий елемент АБО-НІ; двовходовий елемент І-НІ; перший, другий і третій двовходові елементи І; перший і другий двовходові елементи АБО; ланцюжок, що складається з резистора і конденсатора. UA 92198 U (12) UA 92198 U UA 92198 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки, та призначена для формування періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора. Відомі формувачі, що містять кварцовий генератор, працюючий у безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів № 20, 1971, Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагодженням на фіксований режим часових параметрів вихідної послідовності імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів, виконаний на двійковому лічильнику (мал. 7.53. Пухальський Г.Л., Новосельцева Т.Я. Цифровые устройства. - Спб.: Политехника 1986. - 485 с.), який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, за допомогою введення нового складу елементів і нової сукупності взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що в формувач періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан, відповідно до корисної моделі введено: другий двійковий лічильник, також як і перший налагоджений на режим віднімання, зі входами синхронного паралельного завантаження, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан; двійковий суматор; п'ять інверторів; перший і другий синхронні D-тригери зі входом асинхронної установки у нульовий стан; чотиривходовий елемент АБО-НІ; двовходовий елемент І-НІ; перший, другий і третій двовходові елементи І; перший і другий двовходові елементи АБО; ланцюжок, що складається з резистора і конденсатора, при цьому, входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першої групи входів суматора з'єднано з відповідними входами завантаження першого лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора з'єднано з виходами перших чотирьох інверторів, входи яких утворюють входи налагодження формувача на заданій паузі між імпульсами в серії; вхід D першого тригера з'єднано з виходом елемента АБО-НІ, перший вхід якого з'єднано з виходом молодшого (нульового) розряду лічильника, другий - з виходом другого розряду, третій - з виходом старшого (третього) розряду; інверсний вихід першого D-тригера і вихід компаратора з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану паузу між серіями імпульсів; тактові входи лічильників і першого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера, вихід якого з'єднано з першим входом першого елемента АБО, другий вхід першого елемента АБО з'єднано з виходом переповнення другого лічильника, першим входом другого елемента АБО і входом третього елемента І, вихід якого з'єднано зі входом дозволу завантаження першого D-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнення першого лічильника, входом дозволу режиму лічби другого лічильника і входом п'ятого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника і другим входом третього елемента І, вихід якого з'єднано з четвертим входом елемента АБО-НІ; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід першого елемента АБО з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної 1 UA 92198 U 5 10 15 20 25 30 35 40 45 50 55 установки у нульовий стан лічильників і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних серій; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На Фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (17) двійкові реверсивні лічильникі, налагодженої на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами завантаження D0-D3, входом дозволу режиму рахування Р0, входом подачі тактових імпульсів С, входом асинхронної установки у нульовий стан R, виходами розрядів Q 0-Q3, виходами 1 2 переповнення P4 , P4 ; двійковий суматор (2), п'ять інверторів (3-6, 20), компаратор (7), перший (8) та другий (13) синхронної D-тригери зі входами асинхронної установки у нульовий стан, чотирьох входовий елемент АБО-НІ (9), двох входовий елемент І-НІ (10), ланцюжок, що складається з резистора (11) і конденсатора (12), перший (14), другий (15) та третій (18) двох входової елементи І, перший (16) та другий двох входовий елемент АБО (19). 1 Вихід P4 лічильника 1 з'єднаний зі входом L інвертора 20, входом елемента АБО 19 і дозволу режиму лічби лічильника 17. Входи Ао-А3 суматора 2, яки з'єднано з відповідними входами D0-D3 завантаження лічильника 1, утворюють входи а0-а3 налагодження формувача на задану тривалість кодової серії, а також період прямування серій. Входи інверторів 3-6, виходи яких з'єднано зі входами В0-В3 суматора, утворюють входи b0b3 налагодження формувача на заданій паузі між імпульсами в серії. Входи А 0-А3 компаратора 7 з'єднано з відповідними виходами Q0-Q3 лічильника 1. Входи В0-В3 компаратора з'єднано з відповідними виходами S0-S3 суматора. Вхід D тригера 8 з'єднано з виходом елемента АБО-НІ 9, перший вхід якого з'єднано з виходом Qo лічильника, другий - з виходом Q2, третій - з виходом Q3, четвертий - з виходом елемента 118. Інверсний вихід D-тригера і вихід компаратора з'єднано зі входами елемента І-НІ 10, вихід якого утворює вихід F формувача. Тактової входи С лічильників і першого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів С з виходу зовнішнього генератора. Ланцюжок, що складається з послідовно з'єднаних резистора 11 і конденсатора 12 з'єднано з джерелом живлення +Е, а загальна точка ланцюжка з'єднана з першими входами першого (14) та другого (15) елементів І і входом D другого D-тригера, вихід якого з'єднано з першим входом елемента АБО 16, другий вхід якого з'єднано з виходом переповнення лічильника 17, входами елементів 18, 19. Вихід елемента АБО 16 з'єднано з другим входом елемента І 15, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників і першого D-тригера; вихід елемента 19 з'єднано зі входом дозволу режиму синхронного завантаження лічильника 1. Вихід інвертора 20 з'єднано зі входом дозволу режиму лічби лічильника 1 і входом елемента 18. Тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску (Start). Другий вхід елемента І 15 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних серій; вихід елемента І 15 з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 11 і конденсатора 12 підключеною до шини живлячої напруги (+Е), при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 14-16, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входів асинхронної установки в нульовий стан відповідно першого і другого D-тригерів (8, 13) і лічильників 1, 17. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригери 8, 13 і лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах D-тригерів і на виходах переповнювання лічильників, що веде до формування рівня логічного нуля на виході двох входового елемента 16, приєднаного до входу елемента 15, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 12, коли напруга на ньому перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильників і першого тригера, забезпечуючи формування рівня логічного нуля на виходах Q0-Q3, на виходах переповнення Р4, входах L лічильників, готуючи їх до прийому інформації зі входів D0-D3, тобто, перший - зі входів а0-а3, другий - зі входів с0-с3. Рівень логічної 2 UA 92198 U 5 10 15 20 25 30 35 40 45 50 55 60 одиниці на вході першого D-тригера, готує його до переходу в одиничний стан. Але оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елементу 15 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишається незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід другого D-тригера по його фронту він переходить в одиничний стан (Q-1), формуючи рівень логічної одиниці на виході елементу 16, а отже на вході і виході елементу І 15, що забезпечує рівень логічного одиниці на входах R лічильників і першого D-тригера знімаючи блокування нульового стану. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників 1, 17 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан а 3а2а1а0, лічильник 17 - у стан с0-с3, формуючі одиничне значення на виходах Р4, що веде до переходу лічильника 1 у режим лічби, лічильника 17 - у режим зберігання. Перший тригер переходить в одиничний стан, що веде до формування нульового значення на його інверсному виході, тобто на вході елемента І-НІ 10, формуючі одиничне значення на його виході тобто на виході F формувача. Оскільки тривалість трьох імпульсної серії не може бути менше 5Τ (Τ - період прямування тактових імпульсів), то значення лічильника в розрядах Q3 або Q2 або обидва будуть вміщувати одиницю, і тоді при переході лічильника у стан а3а2а1а0 на виході елемента АБО-НІ, тобто на вході тригера, формується рівень логічного нуля. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із включенням живлячої напруги) перший тригер переходе у нульовий стан, що веде к формуванню рівня логічного нуля на виході F формувача, а зміст лічильника 1 зменшиться на одиницю. Зміст лічильника 17 залишиться не змінним. Під час вступу подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, а зміст лічильника 17 і нульовий стан першого тригера залишиться незмінним. Нульове значення сигналу на виході формувача також буде залишитися незмінним до тих пір доки зміст лічильника 1 не стане рівнім а3а2а1а0 - b3b2b1b0, у результаті чого на інверсному виході компаратора (на вході елемента І-НІ 10) буде сформовано рівень логічного нуля, що веде к формуванню рівня логічної одиниці на виході F формувача, тобто к формуванню другого імпульсу в серії. Під час вступу подальших тактових імпульсів зміст лічильника буде зменшуватися, а зміст лічильника 17 і нульовий стан першого D-тригера залишиться незмінним. Нульове значення сигналу на виході формувача також буде залишитися незмінним до тих пір доки зміст лічильника не стане рівнім 0010, що веде к формуванню рівня логічної одиниці на вході першого D-тригера, готуючи його до переходу в одиничний стан. І тоді під час вступу наступного тактового імпульсу лічильник переходить у стан 0001, а перший Dтригер переходить в одиничний стан, що веде к формуванню рівня логічного нуля на його інверсному виході і рівня логічної одиниці на виході елемента І-НІ 10, тобто формування третього імпульсу на виході формувача. Зі вступом наступного тактового імпульсу перший лічильник переходить у нульовий стан, що веде к переходу першого лічильника у режим зберігання, а другого - у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 17 буде зменшуватися, а зміст лічильника 1 і нульовий стан першого D-тригера і нульове значення сигналу на виході формувача залишиться незмінним. При переході другого лічильника у нульовий стан надалі процеси повторюються, почнеться формування другої серії і т. д. Зупинка процесу формування вихідної послідовності серій імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 13, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу лічильники знаходитиметься у нульовому стані, то при переході D-тригера 13 у нульовий стан на входах елемента АБО 15 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 16, що призведе до блокування нульовий стан лічильника і першого D-тригера, а отже, до припинення процесу генерації. Якщо у момент вступу лічильник 17 знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виході переповнення з'єднаного зі входом елемента АБО 15, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 116. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 12, який зарядився при включенні джерела живлення, то на виході елемента І 16, а отже, і на входах R лічильників і першого D-тригера буде рівень 3 UA 92198 U 5 10 15 20 25 30 35 40 45 50 55 60 логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останніх імпульсів у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильника 17 у нульовий стан, на виході елемента АБО 15 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 16, що приведе до блокування нульового стану лічильників і першого D-тригера, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході формувача генерується періодична трьох імпульсна серія імпульсів фіксованої тривалості, рівної періоду тактових імпульсів Т, з програмованим періодом Тс=(а3а2а1а0+1)Т прямування серій, який визначається значенням а 3а2а1а0 і c3c2c1c0: Тс=(а3а2а1а0+c3c2c1c0+1)Т; і програмованою тривалістю першої і другої паузи в серії (t П1, tП2), і між серіями (tПС) які визначаються значеннями а3а2а1а0, b3b2b1b0 і: c3c2c1c0: tП1=(b3b2b1b0-1)Т, tП2=(а3а2а1а0-b3b2b1b0-2)Т, tПС=(c3c2c1c0+ 1)T. На Фіг. 2 приведений граф переходів формувача і значення сигналів на виходах в кожному стані лічильника, а на Фіг. 3 епюри, що ілюструють роботу, для варіанту налагодження а3а2а1а0=1000, b3b2b1b0=0011, c3c2c1c0=0011. На відміну від відомого пристрою формування періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу зовнішнього кварцового генератора, а також наявність старт/стопного пристрою розширює область використання і функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач періодичної послідовності трьох імпульсних кодових серій з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан, який відрізняється тим, що введено другий двійковий лічильник, також, як і перший налагоджений на режим віднімання, зі входами синхронного паралельного завантаження, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан; двійковий суматор; п'ять інверторів; перший і другий синхронні D-тригери зі входом асинхронної установки у нульовий стан; чотиривходовий елемент АБО-НІ; двовходовий елемент І-НІ; перший, другий і третій двовходові елементи І; перший і другий двовходові елементи АБО; ланцюжок, що складається з резистора і конденсатора, при цьому, входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першої групи входів суматора з'єднано з відповідними входами завантаження першого лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора з'єднано з виходами перших чотирьох інверторів, входи яких утворюють входи налагодження формувача на заданій паузі між імпульсами в серії; вхід D першого тригера з'єднано з виходом елемента АБО-НІ, перший вхід якого з'єднано з виходом молодшого (нульового) розряду лічильника, другий - з виходом другого розряду, третій - з виходом старшого (третього) розряду; інверсний вихід першого D-тригера і вихід компаратора з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану паузу між серіями імпульсів; тактові входи лічильників і першого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера, вихід якого з'єднано з першим входом першого елемента АБО, другий вхід першого елемента АБО з'єднано з виходом переповнення другого лічильника, першим входом другого елемента АБО і входом третього елемента І, вихід якого з'єднано зі входом дозволу завантаження першого D-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнення першого лічильника, входом дозволу режиму лічби другого лічильника і входом п'ятого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника і другим входом третього елемента І, вихід якого з'єднано з четвертим входом елемента АБО-НІ; вихід другого елемента АБО з'єднано зі 4 UA 92198 U 5 входом дозволу синхронного паралельного завантаження першого лічильника; вихід першого елемента АБО з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних серій; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. 5 UA 92198 U Комп’ютерна верстка А. Крулевський Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6