Оптимізуючий процесор

Оптимізуючий процесор, що містить шину вихідний даних, вхід запуску, шину результату, пристрій керування, блок генерації варіантів тотожних графів, формувач псевдорозкладів, аналізатор реалізованості розкладу, вихід готовності даних, елемент АБО, причому вхід запуску з'єднаний з першим вхо 3 58104 ності розкладу, вихід готовності даних, елемент АБО, причому вхід запуску з'єднаний з першим входом пристрою керування, виходи якого з'єднані з першою групою входів блока генерації варіантів тотожних графів, шина вихідний даних з'єднана з другою групою входів блока генерації варіантів тотожних графів, виходи блока генерації варіантів тотожних графів, з'єднані з входами формувача псевдорозкладів, виходи якого з'єднані з входами аналізатора реалізованості розкладу та шиною результату, виходи аналізатора реалізованості розкладу з'єднані з вхідною шиною пристрою керування та входами елемента АБО, вихід елемента АБО з'єднаний з другим входом пристрою керування та виходом готовності даних, згідно з корисною моделлю має блок обчислення тривалості процесу, причому шина результату з'єднана з входами блока обчислення тривалості процесу, виходи аналізатора реалізованості розкладу з'єднані з другою групою входів формувача псевдорозкладів. Заявлений оптимізуючий процесор має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості пристрою. Технічний результат, як наслідок цих властивостей - розширені функціональні можливості (більш ефективна генерація варіантів та обчислення тривалості процесу). На Фіг. представлена функціональна схема оптимізуючого процесору, який містить вхід запуску 1, шину вихідних даних 2, пристрій керування 3, блок генерації варіантів тотожних графів 4, формувач псевдорозкладів 5, шину результату 6, аналізатор реалізованості розкладу 7, елемент АБО 8, вихід готовності даних 9, блок 10 обчислення тривалості процесу, причому вхід запуску 1 з'єднаний з першим входом пристрою керування 3, виходи якого виходи якого з'єднані з першою групою входів блока генерації варіантів тотожних графів 4, шина вихід Комп’ютерна верстка Н. Лиcенко 4 них даних 2 з'єднана з другою групою входів блока генерації варіантів тотожних графів 4, виходи блока генерації варіантів тотожних графів 4, з'єднані з входами формувача псевдорозкладів 5, виходи якого з'єднані з входами аналізатора реалізованості розкладу 7 та шиною результату 6, виходи аналізатора реалізованості розкладу 7 з'єднані з вхідною шиною пристрою керування 3 та входами елемента АБО 8, вихід елемента АБО 8 з'єднаний з другим входом пристрою керування 3 та виходом готовності даних 9, шина результату з'єднана з входами блока 10 обчислення тривалості процесу, виходи аналізатора реалізованості розкладу 7 з'єднані з другою групою входів формувача псевдорозкладів 5. Пристрій працює в такий спосіб. На шину вихідних даних 2 подаються характеристики просторово-часових графів для яких потрібно побудувати розклад. На вхід запуску подається сигнал запуску. Блок генерації варіантів тотожних графів 4 згідно з сигналами пристрою керування 3 формує варіант просторово-часових графів, тотожних заданим. Формувач псевдорозкладів 5 формує псевдорозклад у вигляді композиції тотожних просторово-часових графів. Аналізатор реалізованості розкладу 7 проводить перевірки реалізованості псевдорозкладу та формує множину результатів по кожній. Якщо перевірка виконується, то відповідне значення "0", у противному разі "1". Таким чином, псевдорозклад є розкладом, якщо усі перевірки виконуються, тобто сигнал на виході елемента АБО 8 (і відповідно на виході готовності даних 9) "0" і на шині 6 - результат. Якщо перевірки не виконуються, то на виході елемента АБО 8 сигнал "1" і пристрій керування 3 подає відповідні сигнали на блок генерації варіантів тотожних графів і вказаний процес повторюється, Псевдорозклади формуються з урахуванням результатів перевірок. Блок 10 обчислює загальну тривалість процесу. Підписне Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601