Багатоканальний перерахунковий пристрій

Багатоканальний перерахунковий пристрій, що містить подільник частоти, лічильний вхід якого підключений до входу тактових імпульсів, а входи керування - до входу шини керування, і перший запам'ятовуючий пристрій, перша група входів якого підключена до виходів подільника частоти, друга група входів - до входу шини керування, а виходи - до першої гр упи виходів, який відрізняється тим, що в нього додатково введено перетворювач паралельного коду у послідовний, входи 3 31505 коду у послідовний, входи відліку часу якого підключені до виходів подільника частоти, а входи інформації до входу шини керування, лінія зв'язку, перший вхід якої підключений до входу тактових імпульсів, а другий - до виходу перетворювача паралельного коду у послідовний, таймер, лічильний вхід якого підключений до виходу тактових імпульсів лінії зв'язку, а вхід запуску - до виходу послідовного коду лінії зв'язку, перетворювач послідовного коду у паралельний, вхід інформації якого підключений до виходу послідовного коду лінії зв'язку, а входи відліку часу - до виходів таймера, другий запам'я товуючий пристрій, перша група входів якого підключена до виходів таймера, друга група входів - до виходів перетворювача послідовного коду у паралельний, а виходи - до другої групи ви ходів. Причинно-наслідковий зв'язок між сукупністю ознак винаходу і те хнічним результатом полягає у такому. Додаткове введення перетворювача паралельного коду у послідовний, таймера, перетворювача послідовного коду у паралельний, другого запам'ятовуючого пристрою, лінії зв'язку для передачі тактових імпульсів і послідовного коду надає можливість розширити функціональні можливості багатоканального перерахункового пристрою, а саме: отримати необхідну кількість виходів на відстані при обмеженій кількості ліній зв'язку. На малюнку подана структурна схема пристрою, що пропонується. Багатоканальний перерахунковий пристрій містить подільник частоти 1, перший запам'ятовуючий пристрій 2, перетворювач паралельного коду у послідовний 3, лінію зв'язку 4, таймер 5, перетворювач послідовного коду у паралельний 6, другий запам'я товуючий пристрій 7. Лічильний вхід подільника частоти 1 підключений до входу тактови х імпульсів, входи керування до входу шини керування, а виходи - до входів відліку часу перетворювача паралельного коду у послідовний 3 і до першої групи входів запам'ятовуючого пристрою 2, друга група входів якого підключена до входу шини керування, а виходи - до першої групи виходів. Входи інформації перетворювача паралельного коду у послідовний 3 підключені до входу шини керування, а вихід - до другого входу лінії зв'язку 4, перший вхід якої підключений до входу тактових імпульсів. Ви хід тактових імпульсів лінії зв'язку підключений до лічильного входу таймера 5, а вихід послідовного коду - до входу запуска таймера 5 та інформаційного входу перетворювача 6 послідовного коду у паралельний. Виходи таймера 5 підключені до входів відліку часу перетворювача 6 послідовного коду у паралельний і до першої гр упи входів другого запам'я товуючого пристрою 7. Друга група входів др угого запам'ятовуючого пристрою 7 підключена до виходів перетворювача 6 послідовного коду у паралельний, а виходи - до другої групи ви ходів. У вихідному стані на вхід тактови х імпульсів пристрою надходять тактові імпульси, а на вхід шини керування - паралельний код, що визначає 4 коефіцієнт поділення подільника частоти 1, фазу та тривалість імпульсів, що надходять на першу та другу груп у виходів. Пристрій, що заявляється, працює таким чином. Подільник частоти 1 спрацьовує при надходженні кожного тактового імпульсу. При цьому на його виходах змінюється код проміжку часу, що пройшов від початку роботи. Коли код проміжку часу досягає кінцевого значення, здійснюється перехід подільника частоти 1 у ви хідний стан. При цьому код проміжку часу приймає початкове значення, наприклад, нульове. У вихідний стан (наприклад, код на виході подільника приймає нульове значення). Кінцеве значення коду проміжку часу визначається кодом, що надходить на входи керування подільника частоти 1. Цикл роботи подільника частоти повторюється знову. Під час циклу роботи подільника частоти 1 запам'ятовуючий пристрій 1 формує на ви ходах імпульси при заданих комбінаціях коду проміжку часу і коду керування на своїх входах. Перетворювач 3 паралельного коду у послідовний починає роботу після того, як код проміжку часу, що надходить на його вхід відліку часу приймає початкове значення. При цьому формується послідовний код, що складається зі стартового та інформаційних бітів. Стартовий біт позначає початок коду. Склад інформаційних бітів відповідає складу паралельного коду, що надходить на інформаційні входи перетворювача 3 паралельного коду у послідовний. За допомогою лінії зв'язку 4 тактові імпульси і послідовний код передаються на відстань по двом каналам. У якості лінії зв'язку можуть використовуватися, наприклад, рухомі електричні контакти між платформою, що обертається, та нерухомою платформою. Послідовний код і тактові імпульси з виходів лінії зв'язку надходять на входи таймера 5. Таймер 5 починає роботу, коли на його вхід запуска надходить стартовий біт у складі послідовного коду. При цьому код проміжку часу на вихода х таймера 5 приймає початкове значення. Таймер 5 спрацьовує від кожного тактового імпульсу, що надходить на його лічильний вхід. При цьому змінюється код проміжку часу, що пройшов з моменту запуска таймера 5. Коли код проміжку часу досягає заданого значення, таймер зупиняється. Цикл роботи таймера 5 розпочинається знову, коли надходить наступний послідовний код. Перетворювач 6 послідовного коду у паралельний починає роботу після запуска таймера 5. Робота триває час, який дорівнює тривалості послідовного коду. Після цього на виходах перетворювача 6 послідовного коду у паралельний фіксується значення паралельного коду, що відповідає складу послідовного коду. Це значення не змінюється до кінця циклу роботи таймера 5. Другий запам'ятовуючий пристрій 7 формує на виходах імпульси при заданих комбінаціях коду проміжку часу, що надходить від таймера 5 і коду 5 31505 керування, що надходить від перетворювача 6 послідовного коду у паралельний. Новий робочий цикл починається коли подільник частоти 1 перейде у вихідний стан. Тривалість Комп’ютерна в ерстка Н. Лисенко 6 і фаза імпульсів на виходах пристрою буде визначатися сигналами, що установляться на вході шипи керування у цей момент. Підписне Тираж 26 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601