Пристрій підвищення відношення сигнал/шум при обробленні цифрових сигналів

Пристрій підвищення відношення сигнал/шум при обробленні цифрових сигналів, що містить інтегратор зі скиданням, ключ здобуття вибірок, схему прийняття рішень, схему керування, який відрізняється тим, що в нього додатково введені два вхідні суматори, ще один інтегратор зі скиданням, вихідний суматор, при цьому вхід пристрою 3 входом схеми прийняття рішень 4 на другі входи вхідних суматорів подають сталу напругу відповідно позитивної (U0=UС) і негативної (-U0=-UС) полярності, на керуючі входи інтеграторів зі скиданням і ключа здобуття вибірок надходять імпульсні послідовності від схеми керування 7. Пристрій працює таким чином. З виходу детектора приймача суміш згладженого цифрового сигналу та шуму z(t) (Фіг.2) надходить на входи двох каналів, тобто на сигнальні вході суматорів 1 і 6, на другі входи цих суматорів подають сталу напругу U0=UС і -U0=-UС (див. Фіг.1), де UС - амплітуда сигналу (біта). На виходах суматорів каналів утворюються послідовності, в яких в одному каналі під час дії вхідних позитивних бітів рівень сигналу зростає вдвічі, а під час дії негативних бітів передається тільки шум (Фіг.3); в другому каналі все буде навпаки, тобто під час дії вхідних негативних бітів рівень сигналу зростає вдвічі, а під час дії позитивних бітів передається тільки шум (Фіг.4). Далі в кожному з каналів встановлені інтегратори зі скиданням, які працюють синхронно. В каналі з позитивними бітами подвійної амплітуди відбувається обробка сигналу з шумом (інтегрування), в той же час в другому каналі інтегрується тільки шум з нульовим математичним сподіванням, і на виході інтегратора цього каналу напруга буде дорівнювати нулю (див. [1], с 225). Виходи інтеграторів обох каналів з'єднані з входами суматора 3, на виході якого буде спостерігатися напруга позитивної полярності, якщо оброблюються позитивні біти. Під час дії негативних бітів подвійної амплітуди все буде навпаки, тобто на виході суматора 3 буде спостерігатися напруга негативної полярності. Інтегратори каналів 2 і 5 оброблюють коливання на протязі часу τ< ТС, де ТС - три 41581 4 валість біта; інтервал τ треба брати таким, щоб в його межах сигнал був незмінним і мав подвійну амплітуду (див. Фіг.3). Після закінчення інтегрування кожний інтегратор скидає потенціал на протязі часу τC =ТС-τ, щоб підготуватися до обробки чергового біта з шумом або тільки шуму. З виходу суматора 3 коливання надходять на вхід ключа здобуття вибірок КВ, який замикається на час τВ , що передуває закінченню сигналу на виходах інтеграторів, тобто все відбувається так, як і в пристрої-прототипі. Далі вибірки з виходу ключа КВ надходять на вхід схеми прийняття рішень 4, за допомогою якої визначається знак біта вхідної послідовності. Оскільки в пристрої, що заявляється відбувається обробка бітів подвійної амплітуди, то, очевидно, що пристрій забезпечує додатковий виграш у відношенні сигнал/шум за потужністю, що дорівнює 4 (6дБ). На керуючі входи інтеграторів зі скиданням і ключа здобуття вибірок надходять прямокутні імпульсні послідовності, які мають період ТС і тривалості імпульсів τС та відповідно τВ. Сама схема керування запускається імпульсами, що надходять від кіл бітової синхронізації конкретної системи цифрового зв'язку. При змінній амплітуді вхідного сигналу необхідно змінювати сталу напругу на вхідних суматорах, що може здійснюватись від схеми автоматичного регулювання підсилення конкретної системи цифрового зв'язку. Експеримент повністю підтвердив дієвість пристрою, що заявляється. Пристрій можна застосовувати в системах цифрового зв'язку різноманітного призначення. 5 Комп’ютерна верстка А. Крулевський 41581 6 Підписне Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601