Пристрій для формування залишків по модулю

Формула изобретения

1. Устройство для формирования остатков по модулю, содержащее (1-1) групп одноразрядных сумматоров (1= n/q, где n - разрядность числа, q - число сумматоров в группах) и блок свертки, причем прямые входы первого слагаемого одноразрядных сумматоров і-й группы (I = 1 - 1 - 1) соединены с входами соответствующих разрядов (і+1)-й группы информационного входа устройства, выход переноса к-го одноразрядного сумматора і-й группы соединен с входом переноса (к+1)-го одноразрядного сумматора і-й группы (к = 1 - q - 1), выход переноса последнего одноразрядного сумматора j-й группы соединен с входом переноса первого одноразрядного сумматора (j+1)-й группы (j = 1 - 1 - 2), выход блока свертки является выходом устройства, отличающееся тем, что, с целью расширения области применения за счет формирования остатков по модулю тринадцать, оно содержит два элемента запрета, элемент И, элемент ИЛИ и восемь одноразрядных сумматоров, причем количество одноразрядных сумматоров в группе q = 6, причем инверсные входы второго слагаемого одноразрядных сумматоров первой группы соединены с входами соответствующих разрядов первой группы информационного входа устройства, выходы суммы одноразрядных сумматоров j-й группы соединены с инверсными входами второго слагаемого соответствующих одноразрядных сумматоров (j+1)-й группы, инверсные выходы суммы одноразрядных сумматоров с первого по четвертый последней группы соединены с входами первого слагаемого соответствующих одноразрядных сумматоров, выходы суммы которых соединены соответственно с входами первого слагаемого одноразрядных сумматоров с пятого по восьмой, выходы суммы которых соединены соответственно с входами первой группы блока свертки, входы второй группы которого соединены с входами соответствующих разрядов входа константы устройства, выход переноса р-го (р=1 - 3) одноразрядного сумматора соединен с входом перенося (р+1)-го одноразрядного сумматора, выход переноса четвертого одноразрядного сумматора соединен с входами второго слагаемого пятого и шестого одноразрядных сумматоров, выход переноса (р+4)-го одноразрядного сумматора соединен с входом переноса (р+5)-го одноразрядного сумматора, инверсный выход суммы пятого одноразрядного сумматора последней группы соединен с управляющим входом первого элемента запрета, с информационным входом второго элемента запрета, с первым входом элемента И и с входом второго слагаемого первого одноразрядного сумматора, вход третьего слагаемого которого соединен с выходом переноса шестого одноразрядного сумматора последней группы, инверсный выход суммы которого соединен с информационным входом первого элемента запрета, с управляющим входом второго элемента запрета и с вторым входом элемента И, выход которого соединен с входом второго слагаемого четвертого одноразрядного сумматора, выход первого элемента запрета соединен с входом второго слагаемого третьего одноразрядного сумматора и с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента запрета и с входом второго слагаемого второго одноразрядного сумматора.

2. Устройство по п. 1, отличающееся тем, что блок свертки содержит четыре одноразрядных сумматора, четыре элемента И, элемент запрета, четыре элемента И-ИЛИ, элемент НЕ, причем выход переноса р-го (р=1 - 3) одноразрядного сумматора соединен с входом переноса (р+1)-го одноразрядного сумматора, выход переноса четвертого одноразрядного сумматора соединен с входом переноса первого одноразрядного сумматора, инверсный выход элемента запрета соединен с первыми входами элементов И с первого по четвертый, выходы которых являются выходом блока свертки, входы первой группы которого соединены соответственно с входами первых слагаемых одноразрядных сумматоров с первого по четвертый, входы вторых слагаемых которых соединены с соответствующими входами второй группы блока свертки, входы первого слагаемого одноразрядных сумматоров с первого по четвертый соединены соответственно с первым информационным, управляющим, вторым и третьим информационными входами элемента запрета, входы первого слагаемого одноразрядных сумматоров с первого по четвертый соединены с первыми входами первых групп соответствующих элементов И-ИЛИ, первые входы вторых групп которых соединены с выходами суммы соответствующих одноразрядных сумматоров, выход переноса четвертого одноразрядного сумматора соединен с вторыми входами вторых групп элементов И-ИЛИ с первого по четвертый и через элемент НЕ - с вторыми входами первых групп элементов И-ИЛИ с первого по четвертый, выходы которых соединены с вторыми входами соответствующих элементов И.