Вхідний комплементарний підсилювальний каскад із самобалансуванням

Реферат: Вхідний комплементарний підсилювальний каскад із самобалансуванням належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах. В запропонованому вхідному комплементарному підсилювальному каскаді додатково введені шини нульового потенціалу та п'ятий, шостий, сьомий, восьмий транзистори, а також нові зв'язкі в схемі. Перше і друге джерела струму та третій, четвертий, п'ятий, шостий, сьомий, восьмий транзистори утворюють схему задання режиму по постійному струму вхідного комплементарного підсилювального каскаду із самобалансуванням, який побудовано на першому і другому транзисторах відповідно. За допомогою запропонованого пристрою підвищується лінійність і усувається похибка масштабу. Підвищення лінійності досягається за рахунок автоматизації процесу балансування коефіцієнтів передачі підсилених струмів по верхньому і нижньому каналах підсилення, які побудовано на першому і другому транзисторах різної провідності. Усунення похибки масштабу досягається за рахунок розподілу вхідного сигналу із струмового входу в рівних пропорціях в бази першого і другого транзисторів різної провідності. UA 99190 C2 (12) UA 99190 C2 UA 99190 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і може бути використаний в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах. Відомий підсилювальний каскад [Патент RU №2099856, H03F 3/45, H03F 3/42, 20.12.1997 p.], який містить першу і другу пари ідентичних польових транзисторів, причому витоки першої пари транзисторів з'єднані із загальною шиною, стоки другої пари транзисторів з'єднані з шинами додатного і від'ємного живлення, стоки першої пари транзисторів з'єднані з витоками другої пари транзисторів, затвор другого транзистора першої пари з'єднаний з витоком другого транзистора другої пари, а затвор другого транзистора другої пари з витоком другого транзистора першої пари, повторювач напруги із зсувом рівнів та дільник напруги, вихід якого з'єднаний із затвором першого транзистора другої пари, а вихід - із виходом повторювача напруги із зсувом рівнів, вхід якого з'єднаний із затвором другого транзистора другої пари. Недоліками аналога є висока нелінійність, що обмежує галузь використання пристрою. За найближчий аналог обраний вхідний каскад, який описаний в патенті Росії [Патент RU №2321157, фіг.5, H03F 3/45, H03F 3/34, 27.03.2008 р.], який містить перше і друге джерела струму, шини додатного і від'ємного живлення, струмовий вхід, перший і другий струмові виходи, чотири транзистори, причому струмовий вхід з'єднаний з базами першого і другого транзисторів, емітери першого і другого транзисторів з'єднані з додатного і від'ємного живлення через перше і друге джерела струму відповідно, а також з базами третього і четвертого транзисторів відповідно, колектори першого і другого транзисторів з'єднані з шинами додатного і від'ємного живлення відповідно, емітери третього і четвертого транзисторів об'єднані, колектори третього і четвертого транзисторів з'єднані з першим і другим струмовими виходами відповідно. Недоліком найближчого аналога є висока нелінійність, що виникає через розбіжність коефіцієнтів підсилення струму по верхньому і нижньому каналах підсилення, а також висока похибка масштабу, що виникає через непропорційний розподіл вхідного сигналу по верхньому і нижньому каналах підсилення, що у свою чергу, обмежує галузь використання пристрою. В основу винаходу поставлено задачу створення вхідного комплементарного підсилювального каскаду із самобалансуванням, в якому підвищується лінійність за рахунок самобалансування коефіцієнтів передачі верхнього і нижнього підсилювальних каскадів, а також усувається похибка масштабу за рахунок забезпечення пропорційного розподілу вхідного сигналу по верхньому і нижньому каналах, а за рахунок вирішення цих задач, розширюється галузь використання винаходу у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у вхідний комплементарний підсилювальний каскад із самобалансуванням, який містить перше та друге джерела струму, шини додатного і від'ємного живлення, струмовий вхід, перший і другий струмові виходи, чотири транзистори, причому струмовий вхід з'єднаний з базами першого і другого транзисторів, бази третього і четвертого транзисторів з'єднані з шинами додатного і від'ємного живлення через перше і друге джерела струму відповідно, колектори третього і четвертого транзисторів з'єднані з першим і другим струмовими виходами відповідно, крім того, введено шину нульового потенціалу, п'ятий, шостий, сьомий, восьмий транзистори, причому колектори першого і другого транзисторів з'єднані з емітерами першого, другого, третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднані з базами та колекторами п'ятого і шостого транзисторів відповідно, а також з шинами додатного і від'ємного живлення через перше і друге джерела струму відповідно, емітери п'ятого і шостого транзисторів з'єднані з емітерами сьомого і восьмого транзисторів відповідно, бази сьомого і восьмого транзисторів об'єднані та з'єднані з шиною нульового потенціалу, колектори сьомого і восьмого транзисторів з'єднані з шинами додатного і від'ємного живлення відповідно. На кресленні представлено принципову схему вхідного комплементарного підсилювального каскаду із самобалансуванням. Пристрій містить струмовий вхід 9, який з'єднаний з базами першого 13 і другого 14 транзисторів, колектори першого 13 і другого 14 транзисторів з'єднані з емітерами першого 13, другого 14, третього 12 і четвертого 15 транзисторів відповідно, колектори третього 12 і четвертого 15 транзисторів з'єднані з першим 11 і другим 16 струмовими виходами відповідно, бази третього 12 і четвертого 15 транзисторів з'єднано з базами та колекторами п'ятого 2 і шостого 5 транзисторів відповідно, а також з шинами додатного 8 і від'ємного 10 живлення через перше 1 і друге 6 джерела струму відповідно, емітери п'ятого 2 і шостого 5 транзисторів з'єднані з емітерами сьомого 3 і восьмого 4 транзисторів відповідно, бази сьомого 3 і восьмого 4 транзисторів об'єднані та з'єднані з шиною нульового потенціалу 7, колектори сьомого 3 і восьмого 4 транзисторів з'єднані з шинами додатного 8 і від'ємного 10 живлення відповідно. 1 UA 99190 C2 5 10 15 20 25 30 35 40 Пристрій працює таким чином. Якщо вхідний сигнал у вигляді струму втікає на струмовий вхід 1, то відбувається пропорційний розподіл вхідного сигналу по базах першого 13 і другого 14 транзисторів відповідно. При цьому другий 14 транзистор привідкривається, а перший 13 транзистор призакривається, що призводить до збільшення як емітерного, так і колекторного струму другого 14 транзистора, а також до зменшення як емітерного, так і колекторного струму першого 13 транзистора. Якщо вхідний сигнал у вигляді струму витікає зі струмового входу 1, то відбувається пропорційний розподіл вхідного сигналу по базах першого 13 і другого 14 транзисторів відповідно. При цьому другий 14 транзистор трохи закривається, а перший 13 транзистор трохи відкривається, що призводить до зменшення як емітерного, так і колекторного струму другого 14 транзистора, а також до збільшення як емітерного, так і колекторного струму першого 13 транзистора. Колектори першого 13 і другого 14 транзисторів виконують роль зворотних зв'язків для цих транзисторів. Таке вмикання першого 13 і другого 14 транзисторів забезпечує автоматизацію процесу самобалансування підсилених струмів, із баз цих транзисторів через переходи база емітер третього 12 і четвертого 15 транзисторів відповідно, на першому 11 і другому 16 струмових виходах та їх подальше вирівнювання: Івих1 = Івих2. У свою чергу також відбувається балансування базових струмів першого 13 і другого 14 транзисторів, так, що вхідний сигнал із струмового входу розподіляється в рівних пропорціях в бази вищезгаданих транзисторів: 1 б 1 б 2 вх. 2 Підвищення лінійності досягається за рахунок автоматизації процесу балансування коефіцієнтів передачі підсилених струмів по верхньому і нижньому каналах підсилення, які побудовано на першому 13 і другому 14 транзисторах різної провідності, та подальше їх вирівнювання по першому 11 і другому 16 струмових виходах: 2 вих1 2 вих 2 . і1 і2 вх вх Усунення похибки масштабу досягається за рахунок розподілу вхідного сигналу із струмового входу 9 в рівних пропорціях в бази першого 13 і другого 14 транзисторів різної провідності. Це забезпечує струм зміщення нуля Ізм = 0, за рахунок чого, у порівнянні із розглянутим найближчим аналогом, відпадає потреба його корекції. Перше 1 і друге 6 джерела струму та третій 12, четвертий 15, п'ятий 2, шостий 5, сьомий 3, восьмий 4 транзистори утворюють схему задання режиму по постійному струму вхідного комплементарного підсилювального каскаду із самобалансуванням, який побудовано на першому 13 і другому 14 транзисторах відповідно. Перший 11 і другий 16 струмові виходи забезпечують передачу підсиленого у вхідному комплементарному підсилювальному каскаді із самобалансуванням вхідного сигналу із струмового входу 9 на наступні каскади схеми, де буде використовуватися вищезгаданий блок. Шини додатного 8 і від'ємного 10 живлення, а також шина нульового потенціалу 7 забезпечують необхідний рівень напруги для живлення схеми. ФОРМУЛА ВИНАХОДУ 45 50 55 Вхідний комплементарний підсилювальний каскад із самобалансуванням, який містить перше та друге джерела струму, шини додатного і від'ємного живлення, струмовий вхід, перший і другий струмові виходи, чотири транзистори, причому струмовий вхід з'єднаний з базами першого і другого транзисторів, бази третього і четвертого транзисторів з'єднані з шинами додатного і від'ємного живлення через перше і друге джерела струму відповідно, колектори третього і четвертого транзисторів з'єднані з першим і другим струмовими виходами відповідно, який відрізняється тим, що в нього введені шина нульового потенціалу, п'ятий, шостий, сьомий, восьмий транзистори, причому колектор першого транзистора з'єднаний з емітерами другого і четвертого транзисторів, колектор другого транзистора з'єднаний з емітерами першого і третього транзисторів, бази третього і четвертого транзисторів з'єднані з базами та колекторами п'ятого і шостого транзисторів відповідно, а також з шинами додатного і від'ємного живлення через перше і друге джерела струму відповідно, емітери п'ятого і шостого транзисторів з'єднані з емітерами сьомого і восьмого транзисторів відповідно, бази сьомого і 2 UA 99190 C2 восьмого транзисторів об'єднані та з'єднані з шиною нульового потенціалу, колектори сьомого і восьмого транзисторів з'єднані з шинами додатного і від'ємного живлення відповідно. Комп’ютерна верстка М. Ломалова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3