Буферний каскад

Буферний каскад, який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та ви хідну шини, причому вхідн у шину з'єднано з базами третього та четвертого транзисторів, емітери яких з'єднано з емітерами другого та п'ятого транзисторів, колектор третього транзистора з'єднано з колектором одинадцятого транзистора та емітером дванадцятого, колектор четвертого транзистора з'єднано з емітером сьомого та колектором восьмого транзисторів, колектор та база другого транзистора об'єднані та з'єднані з емітером першого та базою восьмого транзисторів, база та колектор першого транзистора об'єднані та з'єднані з базою сьомого транзистора та з шиною додатного живлення через перше джерело струму, колектор сьомого транзистора з'єднано з шиною додатного живлення, U 2 (19) 1 3 38422 зміщення нуля через неідентичність параметрів пор n-р-n та р-n-р транзисторів у верхньому та нижньому каналах. За прототип обрано буферний пристрій [Д.п. №15896 Н03К5/22, G05B1/00, 2006], який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідн у та вихідну шини, причому вхідну шину з'єднано з базами третього та четвертого транзисторів, емітери яких з'єднано з емітерами другого та п'ятого транзисторів, колектор третього транзистора з'єднано з колектором одинадцятого транзистора та емітером дванадцятого, колектор четвертого транзистора з'єднано з емітером сьомого та колектором восьмого транзисторів, колектор та база другого транзистора об'єднані та з'єднані з емітером першого та базою восьмого транзисторів, база та колектор першого транзистора об'єднані та з'єднані з базою сьомого транзистора та з шиною додатного живлення через перше джерело струму, колектор сьомого транзистора з'єднано з шиною додатного живлення, емітер восьмого транзистора з'єднано з емітером дев'ятого транзистора, бази та колектори дев'ятого та десятого транзисторів об'єднані та з'єднані з вихідною шиною, емітер десятого транзистора з'єднано з емітером одинадцятого транзистора, бази та колектори п'ятого та шостого транзисторів об'єднані та з'єднані з базою одинадцятого транзистора, емітер шостого транзистора з'єднаний з базою дванадцятого транзистора та з шиною від'ємного живлення через друге джерело струму, колектор дванадцятого транзистора з'єднаний з шиною від'ємного живлення. Недоліками прототипу є низький вхідний опір, який обумовлений низьким вхідним опором біполярних транзисторів, що призводите до збільшення похибки коефіцієнта передачі при підключенні на вхід буферного пристрою джерела сигналу з високим вихідним опором. В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв'язків між ними збільшується вхідний опір, завдяки чому зменшується похибка коефіцієнта передачі перетворення. Поставлена задача досягається тим, що в буферний пристрій, який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами третього та четвертого транзисторів, емітери яких з'єднано з емітерами другого та п'ятого транзисторів, колектор третього транзистора з'єднано з колектором одинадцятого транзистора та емітером дванадцятого, колектор четвертого транзистора з'єднано з емітером сьомого та колектором восьмого транзисторів, колектор та база другого транзистора об'єднані та з'єднані з емітером першого та базою восьмого транзисторів, база та колектор першого транзистора об'єднані та з'єднані з базою сьомого транзистора та з шиною додатного живлення через перше джерело струму, колектор сьомого транзистора з'єднано з шиною додатного живлення, емітер восьмого транзистора з'єднано з емітером дев'ятого транзистора, бази та колектори дев'ятого та десятого транзисторів об'єднані та з'єднані з 4 вихідною шиною, емітер десятого транзистора з'єднано з емітером одинадцятого транзистора, бази та колектори п'ятого та шостого транзисторів об'єднані та з'єднані з базою одинадцятого транзистора, емітер шостого транзистора з'єднаний з базою дванадцятого транзистора та з шиною від'ємного живлення через друге джерело струму, колектор дванадцятого транзистора з'єднаний з шиною від'ємного живлення, введено чотири польових транзистори з індукованим каналом, при чому затвори першого та другого польових транзисторів об'єднані та з'єднані з вхідною шиною, а їх витоки з'єднані з емітерами другого та п'ятого транзисторів відповідно, стік першого польового транзистора з'єднаний з колектором одинадцятого та емітером дванадцятого транзисторів, стік другого польового транзистора з'єднаний з емітером сьомого та колектором восьмого транзисторів, витоки третього та четвертого польових транзисторів з'єднані з емітерами восьмого та одинадцятого транзисторів відповідно, стоки та затвори третього та четвертого польових транзисторів об'єднані та з'єднані з вихідною шиною. На кресленні представлено принципову схему буферного каскаду. Пристрій містить вхідну шину 17, яку з’єднано з затворами третього 4 та четвертого 5 транзисторів, витоки яких з’єднано з емітерами другого 3 і п'ятого 6 транзисторів відповідно, стік третього транзистора 4 з'єднаний з емітером дванадцятого транзистора 14 та емітером одинадцятого транзистора 13, стік четвертого транзистора 5 з'єднано з емітером сьомого 9 та колектором восьмого 10 транзисторів, колектор та база другого транзистора 3 об'єднані та з'єднані з емітером першого 2 та базою восьмого 10 транзисторів, база та колектор першого транзистора 2 об'єднані та з'єднані з базою сьомого транзистора 9 та шиною додатного живлення 15 через перше джерело струму 1, колектор сьомого транзистора 9 з'єднано з шиною додатного живлення 15, колектор та база п'ятого 6 та шостого 7 об'єднані та з'єднані з базою одинадцятого транзистора 13, емітер шостого транзистора 7 з'єднано з базою дванадцятого транзистора 14 та шиною від'ємного живлення 16 через друге джерело струму 8, колектор дванадцятого транзистора 14 з'єднано з шиною від'ємного живлення 16, витоки дев'ятого 11 та десятого 12 транзисторів з'єднані з емітерами восьмого 10 та одинадцятого 13 транзисторів відповідно, затвори та стоки дев'ятого 11 та десятого 12 транзисторів об'єднані та з'єднані з вихідною шиною 18. Буферний каскад працює таким чином: якщо напруга на вхідній шині 17 збільшується, то четвертий транзистор 5 привідкривається, третій транзистор 4 призакривається, при цьому напруга на витоках цих транзисторів збільшується, також відповідно збільшується напруга на емітерах восьмого 10 та одинадцятого 13 транзисторів, що в свою чергу призводить до збільшення напруги на стоках дев'ятого 11 та десятого 12 транзисторів, які приєднані до вихідної шини пристрою, тому напруга на вихідній шині 18 також збільшується. Якщо напруга на вхідній шині 17 зменшується, то четвертий транзистор 5 призакривається, третій 5 38422 транзистор 4 привідкривається, при цьому напруга на витоках цих транзисторів зменшується, в результаті чого зменшується напруга на емітерах восьмого 10 та одинадцятого 13 транзисторів, що в свою чергу призводить до зменшення напруги на стоках дев'ятого 11 та десятого 12 транзисторів, які приєднані до вихідної шини пристрою, тому напруга на ви хідній шині 18 також зменшується. У буферному каскаді мають місце наступні співвідношення відповідно для верхнього та для нижнього каналів: p U'ВИХ = UВХ + Up 4 + Un -p - n - Un -8 - n - Up 11 зв зв без бе n - p -n p т U" - Un -13-n - Up 12 ВИХ = UВХ + U зв5 + Uбе 6 зв бе Враховуючи, що DUВИХ=UВИХ-UВХ , вер хнього та нижнього каналів отримуємо: Комп’ютерна в ерстка О. Рябко 6 p p DU'ВИХ = Up 4 - Up 11 + Un -3 -n - Un -8 -n » 0 зв зв бе бе n - p -n n - p -n n n DU" » 0. ВИХ = U зв12 - U зв5 + Uбе13 - Uбе 6 Відбувається параметрична компенсація похибок статичної передатної характеристики. Сьомий 9 та дванадцятий 14 транзистори, які є каскодним каскадом, забезпечують постійну напругу на переходах колектор-емітер восьмого 10 та одинадцятого 13 транзисторів і сприяють зменшенню впливу змінення напруг шин додатного 15 та від'ємного 16 живлення і підвищують швидкодію схеми. Перше 1 та друге 8 джерела струму, а також діоди на базі першого 2, другого 3, п'ятого 6 та шостого 7 транзисторів забезпечують оптимальний режим роботи пристрою за постійним струмом. Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601