Малоелементна антенна решітка з заглушенням завади на частоті сигналу

Реферат: UA 70876 U UA 70876 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до галузі радіотехніки і може бути використана для мобільних систем зв'язку на терміналах, що встановлюються на рухомих об'єктах. Відома самофокусовна антена [1], що складається з двох елементів антенної решітки, чотирьох суматорів, двох гетеродинів, трьох підсилювачів проміжної частоти, підсилювача і інтегратора. Недоліком такої антени є низька швидкодія, неможливість адаптації до поляризації поля і неможливість компенсації дії завад. З відомих антен найбільш близькою за технічною суттю є самофокусовна антена з адаптивною поляризацією [2], що містить два елементи антенної решітки, які складаються з чотирьох симетричних вібраторів, чотири змішувачі, гетеродин, чотири підсилювачі проміжної частоти, три фазообертачі, чотири атенюатори, три суматори та процесор. Недоліком такої антени є неможливість автоматичної компенсації завад в прийнятому сигналі. Задачею корисної моделі є забезпечення здатності елементів схеми до компенсації дії завади в прийнятому сигналі. Це дозволяє збільшити ефективність прийому, зменшити похибки у вимірюванні напруженості поля і спрощує подальший аналіз прийнятого інформаційного сигналу. Поставлена задача вирішується тим, що до виходів двох елементів антенної решітки, яка складається з симетричних вібраторів, згідно з корисною моделлю, підключені відповідно перші входи перетворювачів частоти, на другі входи яких приєднаний гетеродин; виходи перетворювачів частоти з'єднані відповідно з входами першого і другого підсилювачів проміжної частоти; вихід першого підсилювача проміжної частоти приєднаний до першого входу пристрою підсумовування-віднімання, а вихід другого підсилювача проміжної частоти з'єднаний з другим входом пристрою підсумовування-віднімання, першим входом першого помножувача та першим входом другого помножувача; перший вихід пристрою підсумовування-віднімання з'єднаний з першим входом віднімаючого пристрою; другий вихід пристрою підсумовування-віднімання підключений до другого входу першого помножувача, з елементом зсуву фаз і з першим входом третього помножувача; виходи першого і другого помножувачів з'єднані відповідно з входами першого і другого інтеграторів, виходи яких приєднані відповідно до першого і другого входів процесора, вихід якого з'єднаний з другим входом третього помножувача; вихід третього помножувача приєднаний до другого входу віднімаючого пристрою і до входу детектора, вихід якого з'єднаний з третім входом процесора; вихід віднімаючого пристрою йде до виходу схеми. На кресленні зображена структурна схема малоелементної антенної решітки з заглушенням завади на частоті сигналу. Малоелементна антенна решітка з заглушенням завади на частоті сигналу містить два елементи антенної решітки 1 і 2, два перетворювачі частоти 3, 4, гетеродин 5, два підсилювачі проміжної частоти 6 і 7, пристрій підсумовування-віднімання 8, три помножувачі 9, 10, 15, елемент зсуву фаз 11, інтегратори 12, 13, процесор 14, детектор 16 і віднімаючий пристрій 17. Малоелементна антенна решітка працює таким чином. Два ненапрямлених в горизонтальній площині елементи антенної решітки 1 і 2 розташовуються на відстані d один від одного таким чином, щоб лінія, що з'єднує їх фазові центри, була перпендикулярна напрямку приходу хвилі з корисним сигналом. Нехай напрямок приходу хвилі з завадою відхиляється на кут  від напрямку перпендикуляра до лінії розташування елементів антенної решітки 1 і 2. Завдяки цьому напруги завад на затискачах елементів решітки 1 і 2 будуть зсунуті за фазою, тоді як напруги корисного сигналу будуть в фазі      U1  ldE C  ldEПei  UC  UПei  , (1)  i  l E l E e     U e  i    U2 d C d П  UC П   де ld - діючі довжини елементів решітки 1 і 2 (повинні бути рівними один одному); E C  напруженість поля сигналу прийому; EП - напруженість поля завади;   kd sin  - фазовий 2   зсув, обумовлений різницею ходу променів; UC , UП - комплексні амплітуди напруг сигналу і завади на затискачах антени. Для забезпечення високої точності обробки сигналів і використання стандартних інтегральних мікросхем в пристрої обробки частоти, прийняті електромагнітні хвилі перетворюються за допомогою гетеродина 5 і перетворювачів частоти 3 і 4. Завдяки спільному гетеродину 5 перетворені за частотою напруги зберігають фазові і амплітудні співвідношення. Тому напруги на виходах перетворювачів 3 і 4 можуть бути записані у вигляді 1 UA 70876 U    U3  K ПР1U1  , (2)     U4  K ПР2U2  де KПР1,KПР2 - коефіцієнти передачі перетворювачів частоти 3 і 4. Амплітуди перетворених сигналів збільшуються, проходячи через підсилювачі проміжної частоти 6 і 7. Після цього сигнали з виходів підсилювачів 6 і 7 мають вигляд      U5  a1K ПР1U1  a1K ПР1 UC  UПei  , (3)  a K U a K    U e  i    U6 2 ПР2 2 2 ПР2 UC П  де a1, a2 - коефіцієнти підсилення. В пристрої підсумовування-віднімання 8 утворюються сигнали, які з урахуванням (1), (2) і (3) записуються у вигляді      U87  U5  U6  2A UC  UП cos  , , (4)     U78  U5  U6  i2AUП sin . де A  a1KПР1K C  a2KПР2KB ,K C - коефіцієнти передачі каналу підсумовування, K B коефіцієнт передачі каналу віднімання напруги.  Одночасно сигнал U6 надходить на помножувачі 9 і 10. На інші входи помножувачів 9 і 10   5  10      підключається напруга U8 і U10 , яка являє собою зсунуті на 90°(за допомогою елемента зсуву  фаз 11) напруги U , тобто 8   U10  2UП sin . (5)  На виході першого помножувача 9 отримуємо напругу U9 , яка визначається в часовій області таким чином 2 (6) U9 t   M1U6 t U8 t   M UCUП cos C t cos Пt sin   UП sin  sin П cosПt    ,   де - коефіцієнт передачі помножувачів 9 і 10; C і П - кругові частоти напруги сигналу та завади. На виході помножувача 10, враховуючи (4) і (5), отримуємо 2 (7) U11 t   M2U6 t U10 t   M UCUП cos C t cos Пt sin   UП sin  cos П cosПt    . 2 M  K Ma2K ПР2K B ; K M 2 15   Після інтегрування сигналів U9 і U11 за часом за період T знаходимо середнє значення напруг на виходах інтеграторів 12 і 13 20 T U12  K i 0 U9 t dt  ,  T U13  K i 0 U11 t dt   де K i - коефіцієнт передачі інтеграторів 12 і 13. Оскільки напруги сигналу і завади некогерентні C  П  , то після інтегрування напруги U12 і U13 будуть постійними і рівними  .  U13  sin  cos    У процесорі 14 обчислюється значення ctg за значеннями напруг (8) 2 U12  K iMU П sin 2  2 K iMU П (8) U13 (9) U12 і формується керуюча напруга U (10) Uкер  bctg  b 13 . U12 Керуюча напруга прикладається до одного з входів помножувача 15, до другого входу якого   підведено напругу U8 . Очевидно, що на виході 15 напруга U14 буде дорівнювати ctg  25    U U14  U8bctg  bU8 13 . U12 (11) 2 UA 70876 U  Якщо напругу U14 продетектувати детектором 16, то як випливає з виразів (4) і (11),  отримуємо амплітуду напруги U 14 U14  2AbUП cos  . (12)  Для правильного формування напруги U14 її амплітуда в процесорі 14 порівнюється з опорною напругою, що обчислюється як U0  5 10 15 2 U13  K iMUП cos  . U12 (13)   Напруга U14 (11) і напруга U7 (4) надходять на входи віднімаючого пристрою 17, на виході якого утворюється вихідний сигнал     (14) U15  U7  U14  2AUC . З рівності (14) визначається необхідні коефіцієнти передач розглянутих ланцюгів. Очевидно, що постійний множник з виразу (13) повинен задовольняти рівність (15) K iM  2 A , а множник b з виразу (10) повинен дорівнювати одиниці. Якщо задовольняються ці вимоги, то значення керуючої напруги (10) обчислюється з умови U0  U14   , де  - допустима похибка, яка визначається за мінімально допустимим відношенням сигналу до завади. З виразу (6) видно, що при коефіцієнті передачі пристрою підсумовування-віднімання 8, рівному одиниці і коефіцієнті передачі помножувачів 6 і 7 KM  1, рівність (15) буде задовольнятися при Ki  1 . При стабільних значеннях коефіцієнтів передачі реалізація умови (15) не зустрічає будь-яких труднощів.  В результаті, на виході антенного пристрою напруга U15 з точністю до адитивної складової 20 25 30 35 40 45  2AUП cos  буде являти собою корисний сигнал. З розглянутого принципу дії запропонованої схеми адаптивної антени випливає, що завада на частоті корисного сигналу може ефективно заглушуватися двоелементною антенною решіткою, якщо випромінювання джерела завади приходить під деяким кутом  до напрямку приходу сигналу. Мінімальне значення кута залежить від динамічних характеристик помножувачів 6 і 7 і формувачів керуючого сигналу. Антенна система дозволяє визначати напрям приходу сигналу, для чого в процесорі 14 повинна бути програма обчислення кута    U     arcsin  arcsin arctg 12  . U  d  d  13    Швидкодія антени залежить від постійних часу інтеграторів 12 і 13. Якщо обробку сигналів виконувати на досить високих частотах, то інерційність антенної системи можна знизити до значень, менших однієї мілісекунди. Така висока швидкодія дає можливість при переміщенні джерела завад в просторі з великою швидкістю блокувати сигнал завади. Джерела інформації: 1. Ямпольский В.Г., Фролов О.П. Антенны и ЭМС. - М.: Радио и связь, 1983. - с. 224-230. 6 2. Деклараційний патент на корисну модель Україна №10968, МПК H01Q 23/00, 2005. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Малоелементна антенна решітка з заглушенням завади на частоті сигналу, яка містить два елементи антенної решітки, яка відрізняється тим, що до елементів антенної решітки підключені відповідно перші входи перетворювачів частоти, на другі входи яких приєднаний гетеродин; виходи перетворювачів частоти з'єднані відповідно з входами першого і другого підсилювачів проміжної частоти; вихід першого підсилювача проміжної частоти приєднаний до першого входу пристрою підсумовування-віднімання, а вихід другого підсилювача проміжної частоти з'єднаний з другим входом пристрою підсумовування-віднімання, першим входом першого помножувача та першим входом другого помножувача; перший вихід пристрою підсумовування-віднімання з'єднаний з першим входом віднімаючого пристрою; другий вихід пристрою підсумовування-віднімання підключений до другого входу першого помножувача, з 3 UA 70876 U 5 елементом зсуву фаз і з першим входом третього помножувача; виходи першого і другого помножувачів з'єднані відповідно з входами першого і другого інтеграторів, виходи яких приєднані відповідно до першого і другого входів процесора, вихід якого з'єднаний з другим входом третього помножувача; вихід третього помножувача приєднаний до другого входу віднімаючого пристрою і до входу детектора, вихід якого з'єднаний з третім входом процесора; вихід віднімаючого пристрою йде до виходу схеми. Комп’ютерна верстка А. Рябко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4