Обчислювальний пристрій

Обчислювальний пристрій, що містить п блоків обробки інформації, блок вводу даних, блок виводу даних, блок буферної пам'яті даних, блок буферної пам'яті команд, регістр даних, регістр адреси, блок пам'яті операндів, блок пам'яті керуючих слів, комутатор, блок мікропрограмного керування, причому інформаційний вхід пристрою з'єднаний з інформаційним входом блока вводу даних, вихід якого з'єднаний з першим інформаційним входом комутатора, вихід якого з'єднаний з інформаційним входом блока буферної пам'яті даних, перший інформаційний вихід якого з'єднаний з інформаційним входом регістра даних, другий інформаційний вихід блока буферної пам'яті даних з'єднаний з інформаційним входом регістра адреси, вихід якого з'єднаний з адресним входом блока пам'яті керуючих слів і адресним входом блока пам'яті операндів, перший вихід регістра даних з'єднаний з інформаційними входами блока пам'яті керуючих слів, блока пам'яті операндів і першим інформаційним входом блока буферної пам'яті команд, другий інформаційний вхід якого з'єднаний з інформаційним виходом блока пам'яті операндів, інформаційний вихід блока пам'яті керуючих слів з'єднаний із третім інформаційним входом блока буферної пам'яті команд, перший вихід якого з'єднаний з інформаційним входом блока виводу даних, вихід якого є виходом пристрою, другий вихід блока буферної пам'яті команд з'єднаний з інформаційними входами блоків обробки інформації, інформаційні виходи яких з'єднані відповідно з інформаційними входами з другого по (п+1)-й комутатора, перший вихід блока мікропрограмного керування з'єднаний з керуючим входом блока вводу даних, вихід ознаки даних якого з'єднаний з першим входом режиму блока мікропрограмного керування, другий вихід якого з'єднаний з керуючим входом комутатора, кожен ій вихід (і=1, ..., п) третьої групи керуючих виходів блока мікропрограмного керування з'єднаний з керуючим входом і-го блока обробки інформації, вихід ознаки якого з'єднаний з і-м входом другої групи входів режиму блока мікропрограмного керування, вихід ознаки зайнятості блока буферної пам'яті даних з'єднаний із третім входом режиму блока мікропрограмного керування, четвертий вихід якого з'єднаний з керуючим входом блока буферної пам'яті даних, п'ятий і шостий виходи блоку мікропрограмного керування з'єднані відповідно із входами запису/зчитування регістра адреси і регістра даних, вихід ознаки якого з'єднаний з четвертим входом режиму блока мікропрограмного керування, сьомий і восьмий виходи якого з'єднані відповідно із входами запису/зчитування блока пам'яті керуючих слів і блока пам'яті операндів, вихід ознаки якого з'єднаний з п'ятим входом режиму блока мікропрограмного керування, дев'ятий вихід якого з'єднаний з керуючим входом блока буферної пам'яті команд, вихід ознаки якого з'єднаний з шостим входом режиму блока мікропрограмного керування, десятий вихід якого з'єднаний з керуючим входом блока виводу, вихід ознаки якого з'єднаний із сьомим входом режиму блока мікропрограмного керування, який відрізняється тим, що до складу пристрою введені п регістрів команд, інформаційні виходи яких з'єднані з четвертим інформаційним входом блока буферної пам'яті команд, другий інформаційний вихід якого з'єднаний із інформаційними входами кожного і-го регістра команд (і=1, ..., п), керуючі входи яких з'єднані з і-ми виходами одинадцятої групи керуючих виходів блока мікропрограмного керування. CM 7727 Корисна модель стосується обчислювальної техніки і може бути застосована при побудові високопродуктивних обчислювальних систем. Відомий обчислювальний пристрій [1], який містить загальний запам'ятовуючий пристрій та блоки обробки інформації. Продуктивність такого пристрою істотно знижується, коли паралельні вітки алгоритмів являють собою послідовність невеликого числа операцій, після виконання яких необхідно здійснювати обмін даними між блоками обробки інформації, що характерно, наприклад, для алгоритмів обчислення поліномів, ланцюгових дробів і інших багатомісних виражень. Відомий обчислювальний пристрій [2], який містить блоки вводу і виводу даних, блоки обробки інформації, блоки буферної пам'яті даних і команд, пристрої пам'яті керуючих слів і операндів, регістри адреса і даних. Недоліком даного пристрою є те, що вихід з ладу блока обробки інформації приводить до неправильного результату обчислень, тому що в пристрої не передбачені засоби для виконання повторних обчислень у випадку неправильного виконання команди. Найбільш близьким до корисної моделі по технічній сутності є обчислювальний пристрій [3], який містить блоки обробки інформації, блок вводу даних, блок виводу даних, блок буферної пам'яті даних, блок буферної пам'яті команд, регістр даних, регістр адреса, блок пам'яті операндів, блок пам'яті керуючих слів, комутатор, блок мікропрограмного керування, регістр додаткової пам'яті операнда. У випадку відмовлення блока обробки інформації операнд невиконаної команди повторно записується в середовище формування команд і передається в справний блок обробки інформації. Недоліком даного пристрою є те, що при відмовленні блока обробки інформації в середовище формування команд із додаткової пам'яті операндів передається тільки один операнд. Передбачається, що до цього моменту часу в середовищі формування команд зберігається керуюче слово й другий операнд. Однак, це можливо тільки тоді, коли в середовище формування команд не можуть надходити керуючі слова і дані з однаковими іменами (номерами) до повного завершення даного алгоритму. Це обмежує функціональні можливості пристрою, тому що не дозволяє виконувати алгоритми в потоковому режимі (нові обчислення починаються до завершення старих), а також при багаторазовому повторенні однакових обчислювальних процесів у циклічному режимі (реалізуються однакові алгоритми з різними даними). Неможливість суміщення процесів на рівні алгоритмів (задач) приводить також до зниження продуктивності пристрою. В основу корисної моделі поставлено задачу підвищення функціональних можливостей і продуктивності пристрою при відмовленні блоків обробки інформації за рахунок реалізації алгоритмів у потоковому і циклічному режимі. Встановлена задача виконується тим, що в обчислювальному пристрої, який містить п блоків обробки інформації, блок вводу даних, блок виводу даних, блок буферної пам'яті даних, блок буферної пам'яті команд, регістр даних, регістр адреса, блок пам'яті операндів, блок пам'яті керуючих слів, комутатор, блок мікропрограмного керування, причому інформаційний вхід пристрою з'єднаний з інформаційним входом блока вводу даних, вихід якого з'єднаний з першим інформаційним входом комутатора, вихід якого з'єднаний з інформаційним входом блока буферної пам'яті даних, перший інформаційний вихід якого з'єднаний з інформаційним входом регістра даних, другий інформаційний вихід блока буферної пам'яті даних з'єднаний з інформаційним входом регістра адреса, вихід якого з'єднаний з адресним входом блока пам'яті керуючих слів і адресним входом блока пам'яті операндів, перший вихід регістра даних з'єднаний з інформаційними входами блока пам'яті керуючих слів, блока пам'яті операндів і першим інформаційним входом блока буферної пам'яті команд, другий інформаційний вхід якого з'єднаний з інформаційним виходом блока пам'яті операндів, інформаційний вихід блока пам'яті керуючих слів з'єднаний із третім інформаційним входом блока буферної пам'яті команд, перший вихід якого з'єднаний з інформаційним входом блока виводу даних, вихід якого є виходом пристрою, другий вихід блока буферної пам'яті команд з'єднаний з інформаційними входами блоків обробки інформації, інформаційні виходи яких з'єднані відповідно з інформаційними входами з другого по (п+1)-й комутатора, перший вихід блока мікропрограмного керування з'єднаний з керуючим входом блока вводу даних, вихід ознаки даних якого з'єднаний з першим входом режиму блока мікропрограмного керування, другий вихід якого з'єднаний з керуючим входом комутатора, кожен ій вихід (і=1,...,п) третьої групи керуючих виходів блока мікропрограмного керування з'єднаний з керуючим входом і-го блока обробки інформації, вихід ознаки якого з'єднаний з і-м входом другої групи входів режиму блока мікропрограмного керування, вихід ознаки зайнятості блока буферної пам'яті даних з'єднаний із третім входом режиму блока мікропрограмного керування, четвертий вихід якого з'єднаний з керуючим входом блока буферної пам'яті даних, п'ятий і шостий виходи блока мікропрограмного керування з'єднані відповідно з входами запису/зчитування регістра адреса і регістра даних, вихід ознаки якого з'єднаний з четвертим входом режиму блока мікропрограмного керування, сьомий і восьмий виходи якого з'єднані відповідно з входами запису/зчитування блока пам'яті керуючих слів і блока пам'яті операндів, вихід ознаки якого з'єднаний з п'ятим входом режиму блока мікропрограмного керування, дев'ятий вихід якого з'єднаний з керуючим входом блока буферної пам'яті команд, вихід ознаки якого з'єднаний с шостим входом режиму блока мікропрограмного керування, десятий вихід якого з'єднаний з керуючим входом блока виводу, вихід ознаки якого з'єднаний із сьомим входом режиму блока мікропрограмного керування, новим є те, що в його склад введені п регістрів команд, інформаційні виходи яких з'єднані з четвертим інформаційним входом блока буферної пам'яті команд, другий інформаційний вихід якого з'єднаний з інформаційними входами кожного і-го регістра команд (і=1,...,п), керуючі входи яких 7727 з'єднані з 1-ми виходами одинадцятої групи керуючих виходів блока мікропрограмного керування. На Фіг.1 представлена структурна схема обчислювального пристрою; на Фіг.2 -формат керуючого слова; на Фіг.З - формат слова даних; на Фіг.4 - алгоритм завантаження в блок буферної пам'яті даних керуючих слів, слів даних і результатів виконання команди; на Фіг.5 алгоритм формування команди; на Фіг. 6 алгоритм розподілу команд між блоками обробки інформації. Обчислювальний пристрій містить блок 1 вводу даних, інформаційний вихід якого підключений до першого інформаційного входу комутатора 2, вихід якого зв'язаний з інформаційним входом блока 3 буферні пам'яті даних. Керуючий вхід і вихід ознаки даних блока 1 вводу даних з'єднані з відповідним входом і виходом блока 4 мікропрограмного керування, вихід якого підключений до керуючого входу комутатора 2. Керуючий вхід блока 3 буферної пам'яті даних, що забезпечує занесення інформації і просування черги, підключений до виходу блока 4 мікропрограмного керування, відповідний вхід якого з'єднаний з виходом сигналів блока З буферної пам'яті даних, що характеризують ступінь його заповнення ("Буфер зайнятий" і "Буфер порожній"). До інформаційних входів регістра даних 5 і регістра адреса 6 підключені відповідно перший і другий інформаційний виходи блока 3 буферної пам'яті даних. Входи запису/зчитування регістрів 5 даних і 6 адреса підключені до виходів блока 4 мікропрограмного керування, а вихід одного розряду регістра даних 5 (ознака типу інформації) підключений до відповідного входу блока 4 мікропрограмного керування. Інформаційний вихід регістра адреса б зв'язаний з адресними входами блока 7 пам'яті операндів і блока 8 пам'яті керуючих слів. Інформаційний вихід регістра даних 5 підключений до інформаційних входів блока 7 пам'яті операндів, блока 8 пам'яті керуючих слів і до першого інформаційного входу блока 9 буферної пам'яті команд (вхід першого операнда). У блок 9 буферної пам'яті команд записується команда, що умовно розбита на три складових (перший операнд, другий операнд, керуюче слово). Другий і третій інформаційні входи блока 9 буферної пам'яті команд з'єднані відповідно з інформаційними виходами блока 7 пам'яті операндів (другий операнд) і блока 8 пам'яті керуючих слів (керуюче слово). До входів запису/зчитування блока 7 пам'яті операндів і блока 8 пам'яті керуючих слів підключені відповідні виходи блока 4 мікропрограмного керування. Вихід блока 4 зв'язаний із входом одного інформаційного розряду (ознаки наявності операнда) блока 7 пам'яті операндів, а вихід цього розряду з'єднаний із входом режиму блоку 4. Виходи, що вказують на ступінь заповнення, а так само і керуючі входи запису і просування черги блока 9 підключені до відповідних входів і виходів блока 4. Перший інформаційний вихід блока 9 буферної пам'яті команд підключений до інформаційного входу блока 12 виводу даних, керуючий вхід і вихід ознаки готовності якого зв'язані з відповідними виходом і входом блока 4. Другий інформаційний вихід блока 9 буферної пам'яті команд підключений до інформаційних входів блоків обробки інформації 10.1,...,10.п і до інформаційних входів регістрів команд 11.1 ,...,11 .п, керуючи входи яких зв'язані з відповідною групою керуючих виходів блока 4 мікропрограмного керування. Групи керуючих входів і виходів блока 4 мікропрограмного керування підключені до відповідних виходів і входів блоків обробки інформації 10.1,...,10.п, інформаційні виходи яких з'єднані з інформаційними входами комутатора 2. Інформаційний вхід блоку 1 вводу даних зв'язаний з інформаційним входом пристрою 13, інформаційний вихід 14 якого з'єднаний з інформаційним виходом блока 12 виводу даних. Для реалізації блока 3 буферної пам'яті даних і блока 9 буферної пам'яті команд можна використовувати будь-який запам'ятовуючий пристрій, що працює за принципом "Першим увійшов - першим вийшов" (FIFO). Для кожного з блоків 10.1 10...П обробки інформації використовується таймер, який формує два сигнали, один із яких відповідає інтервалові часу t-i, а другий - більшому інтервалові часу t2. Обчислювальний пристрій працює наступним чином. Вихідна для обчислень інформація поступає з інформаційного входу пристрою 13 через блок 1 вводу даних і являє собою послідовність керуючих слів і слів даних. Керуюче слово, формат якого представлений на Фіг.2, містить q-розрядне поле коду операції, розряд номера операнда, що обчислюється, s-розрядне поле номера наступної операції, розряд ознаки типу інформації і поле номера операції, що має m розрядів (де q, s, m - цілі числа). Розряд ознаки типу інформації для всіх керуючих слів має значення "1". Інформація, що записується в інші поля керуючого слова, визначається заданим графом алгоритму обчислень, який будується незалежно від числа п блоків обробки інформації. Довжина q поля коду операції (Фіг.2) визначається кількістю команд і повинна включати не менш log2N розрядів. Розрядність m повинна забезпечувати можливість запису найбільшого номера операції (вершини на графі), а розрядність s - або максимального номера, або максимальної по модулю різниці номеру операцій. Розрядність поля значення операнда (Фіг.З) залежить від форми і точності представлення операндів. Це поле може включати знакові розряди, мантису і порядок. У вихідному стані блоки 3 буферної пам'яті даних і 9 буферної пам'яті команд порожні (виробляються сигнали "Буфер порожній"). Ланцюги установки вихідного стану умовно не показані. При функціонуванні пристрою можна виділити наступні процеси: - ввод у блок 3 буферної пам'яті інформації з блока 1 вводу даних і з блоків обробки інформації 10.1,...,10...п (у випадку справної роботи блоків 10.1,...,10...п); - формування команди і занесення її в блок 9 буферної пам'яті команд; 7727 розподіл команд між блоками 10.1 10...п обробки інформації (для подальшої обробки) і блоком 12 виводу даних. Розглянемо роботу пристрою у випадку, коли відмовлення блоків інформації відсутні. Перший із зазначених процесів ілюструється алгоритмом на Фіг.4. Блок 4 аналізує сигнал "Буфер даних заповнений" блока 3 буферної пам'яті даних. При відсутності указаного сигналу, коли в блок З буферної пам'яті даних можна записати інформацію, блок 4 перевіряє сигнал на виході ознаки даних блока 1 вводу даних і сигнали на виходах ознаки завершення операції блоків обробки інформації 10.1 10...п. Наявність першого із указаних сигналів свідчить про те, що блок 1 вводу даних прийняв дані з інформаційного входу 13 пристрою. У цьому випадку по керуючим сигналам блока 4 мікропрограмного керування інформація з блока 1 через комутатор 2 записується в блок 3. Аналогічним образом відбувається запис у блок 3 із блока 10.J у випадку його готовності. В останньому випадку в блок 10.J обробки інформації передається сигнал "Результат прийнятий" із блока 4 мікропрограмного керування і блок 10.j знімає сигнал ознаки завершення операції. Якщо блок З не готовий до запису (заповнений), то виконується очікування моменту, коли запис буде можливий (знімається сигнал "Буфер даних заповнений"). Якщо блок 10.J обробки інформації не виставляє сигналу ознаки завершення операції, то блок 4 мікропрограмного керування перевіряє умову Ыг, де \2 - інтервал часу, за який результат повинен бути отриманий обов'язково, якщо блок 10.J не вийшов з ладу. Коли блок 10.J обробки інформації працює правильно, умова t>t 2 не виконується і перевіряється сигнал ознаки завершення операції в наступному блоці 10.J+1. У процесі ввода вихідної інформації з блока 1 вводу даних спочатку вводиться керуюче слово, а потім слово даних для відповідної операції. Процес формування команди здійснюється в такий спосіб. Керуюче слово записується в блок 8 керуючих слів за адресом, що відповідає номеру операції. Перше із слів даних, що надходять, для цієї операції записується по тому же адресу в блок 7 пам'яті операндів. Далі керуюче слово й один з операндов очікують надходження з блоку 3 даних відсутнього операнда, після чого виконується компонування команди. Команда містить керуюче слово, два операнда, номер операції і записується в блок 9 (у чергу для виконання), причому номер операції записується з регістра 6. Алгоритм формування команди наведений на Фіг.5. Блок 4 мікропрограмного керування аналізує сигнал "Буфер порожній" блока 3 буферної пам'яті даних. При відсутності зазначеного сигналу (у блоці є хоча б одне слово) слово з його виходу записується в регістри адреса 6 і даних 5, причому в регістр 6 записується поле номера операції (див. Фіг.2 і 3). Блок 4 перевіряє в регістрі даних 5 ознаку типу інформації, що має одиничне значення для керуючих слів і нульове - для слова даних. Якщо ознака типу інформації дорівнює "1", то в блок 8 записується керуюче слово. Одночасно з цим у блок 7 записується "1" у розряд ознаки наявності операнда (це означає, що для даного керуючого слова в блоці 7 немає жодного 8 операнда). У процесі запису адресом для блоків пам'яті операндів 7 і керуючих слів 8 є вміст регістра 6. У блок 8 дані записуються з регістра 5, у блок 7 одиничне значення на вхід розряду ознаки наявності операнда подається з блока 4 мікропрограмного керування. У випадку якщо в регістрі 5 ознака типу інформації дорівнює "0" (слово є даними), здійснюється перевірка ознаки наявності операнда в блоці 7 пам'яті операндів. Для цього здійснюється читання блоків 7 і 8 і аналіз ознаки наявності операнда. Якщо ця ознака дорівнює "1" (у блоці 7 пам'яті операндів немає операнда для даного керуючого слова) здійснюється запис у блок 7 слова з регістра 5. Одночасно з цим в ознаку наявності операнда записується "0" (для даної операції є один операнд). Якщо ознака наявності операнда дорівнює "0" і відсутній сигнал "Буфер заповнений" готова до виконання команда (керуюче слово з блока 8 пам'яті керуючих слів, один операнд із блока 7, другий операнд із регістра даних 5 і номер операції з регістра 6) записуються в блок 9 буферної пам'яті команд. Розряд ознаки наявності операнда в блоці 7 встановлюється в "1". Якщо в блоці 9 є хоча б одна команда (немає сигналу "Буфер порожній"), то блок 4 аналізує поле типу команди на виходах блока 9 і забезпечує передачу команди в блок 12 виводу даних або в один із блоків обробки інформації 10.j. Якщо команда має обчислювальний характер (додавання, множення і т.д.), передача її в блок 10.J. здійснюється відповідно до алгоритму, наведеному на Фіг.6. Готовий до прийому команди блок 10.J обробки інформації видає в блок 4 сигнал "Готовність прийому команди". Указаний сигнал формується тільки після перевірки працездатності блока убудованими схемами контролю або тестом. Блок 4 по черзі аналізує готовність кожного блока обробки інформації 10.1,...,10...п, здатного виконати дану команду. Блок 4 передає готовому блокові 10.J. керуючий сигнал "Прийняти команду". Команда з блока 9 буферної пам'яті команд передається в блок 10.7 обробки інформації. Одночасно з цим команда з блока 9 записується в регістр команд 11.J. Далі блок 4 запускає таймер блока 10.J. обробки інформації на інтервали часу ti і t2, а сам блок 10.J скидає сигнал "Готовність прийому команди" і починає виконання своєї команди. Після зняття сигналу "Готовність прийому команди" блок 4 мікропрограмного керування виробляє сигнал "Просунути чергу" для блока 9 буферної пам'яті команд. Описаний процес формування команди повторюється циклічно. У процесі обробки команди кожен блок 10.J обробки інформації обмінюється з блоком 4 мікропрограмного керування двома вхідними і двома вихідними керуючими сигналами. Одна пара сигналів (вхідний і вихідний) використовуються для вводу команди, а інша для видачі результату після виконання команди. Операнди, що не мають змістовного значення, у блоках 10.1,...,10...п не обробляються. У роботі обчислювального пристрою можуть виникнути збої в роботі одного або декількох блоків обробки інформації. Збої можуть виникнути після того, як виставлений сигнал "Готовність 7727 прийому команди" або після того, як він знятий В обох випадках необхідно повторити команду, що повинна була виконуватися або виконувалася в несправному блоці обробки інформації Розглянемо випадок, коли блок 10 j обробки інформації не знімає сигнал "Готовність прийому команди", тобто він вийшов з ладу до початку виконання команди Як видно з алгоритму на Фіг 6, блок 4 мікропрограмного керування аналізує, чи знятий сигнал "Готовність прийому команди" на інтервалі часу t>ti Час ti вибирається таким чином, що за даний інтервал часу блок обробки інформації при правильному функціонуванні обов'язково прийме команду і зніме сигнал "Готовність прийому команди" Якщо по закінченню часу її цього не відбулося, то блок 4 мікропрограмного керування повторює процедуру передачі команди наступному 0+1)-му блокові обробки інформації Таким чином, якщо є хоча б один працездатний блок, то команда буде передана йому Розглянемо другий випадок, коли блок 10 j виходить з ладу після зняття сигналу "Готовність прийому команди" У цьому випадку так само використовується таймер, що запускається блоком 4 мікропрограмного керування (Фіг 6) Інтервал часу t2 вибирається таким чином, що за цей час правильно функціонуючий блок обробки інформації повинен виконати будь-яку команду При зчитуванні результату операції (Фіг 5) блок 4 мікропрограмного керування по черзі перевіряє сигнал "Готовність видачі результату" у кожнім блоці 10 j, а при його відсутності перевіряє чи не закінчився час t2, який виділяється для виконання операції Якщо сигнал "Готовність видачі результату" формується протягом відрізка часу h, то результат вважається правильним і записується в блок 3 буферної пам'яті даних 10 Якщо після закінчення часу t2 блок 10 j не виставив сигнал "Готовність видачі результату", здійснюється повторний запис команди в блок 9 буферної пам'яті команд із регістра команди 11 j з урахуванням стану буфера У наслідок цього невиконана команда повторно ставиться в чергу в блоці 9 буферної пам'яті команд і буде передана в справний блок обробки інформації Повторний запис команди здійснюється за допомогою сигналу "Записати з регістра команд 11 j у блок 9" який надходить із блока 4 мікропрограмного керування на керуючий вхід відповідного регістра команди 11 J У запропонованому пристрої при відмовленні будь-якого обчислювального блока в регістрі команди зберігається повна інформація для повторного виконання команди, оскільки в зазначеному регістрі зберігається повне слово команди, переданої в обчислювальний блок Незалежно від наявної інформації в середовищі формування команд ця команда повторно записується в буфер готових команд і буде виконана в працездатному обчислювальному блоці Немає необхідності зберігати фрагменти команди в середовищі формування команд Комірки пам'яті даних і керуючих слів у середовищі формування команд можуть використовуватися повторно для інших алгоритмів або іншої ітерації Це, у свою чергу, дозволяє сполучати обчислювальні процеси не тільки на рівні команд, але і на рівні алгоритмів, що забезпечує скорочення часу перетворення інформації, тобто, у загальному випадку, підвищення продуктивності пристрою Таким чином, поставлена мета - підвищення функціональних можливостей і продуктивності пристрою за рахунок реалізації алгоритмів у потоковому і циклічному режимі, за допомогою запропонованого технічного рішення досягається 7727 11 Код операції q І і Номер операнду Номер наступної операції 12 І І Ознака типу інформації **1" Номер операції Фіг. 2 Значения опе|Жйда Ознака типу інформації "0" Номер операнду Фіг. З Фіг. 4 Номер операції т 7727 13 14 Є аигдая "Буфер порожній**? Запис інформації у регістри 5 і 6 з блока З Ознака типу ^ - ц ^ Інформації дорівнює Так Читання блоків пам'яті ? и 8 Так Ознака наявності оиеращу дорівнює Є сигеші Буфер заповнений*'? Зшкс у блок 7 інформації з регістру 5. Установка в *(F ознаки наявності операнду Запис інформації у блок 9 з блоків ?, 8 і per. 5. Установка в ь 'ї" ознаки наявності операнду Кінець Фіг. 5 Запис інформації у блок 8. Установка в " 1" ознаки наявності операшіу 15 С 7727 16 Початок Так Видача синіші)- лт блока ШЛ "Прийнята команду'*, заїшс команд у регістр команд і1Л Видача сигшілу для блажа ІО.п ""адпмс команди у Заяуек таймеру на часу Зняття сигналу ЇОВНІСТІ. ї ф Ш | командну Іб-п*1? ФІГ. 6 Комп'ютерна верстка А. Крижанівський Підписне Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП "Український інститут промислової власності", вул. Глазунова, 1, м. Київ-42, 01601