Імітансний логічний елемент “або”

Імітансний логічний елемент "АБО", що містить два транзистори, загальну шину, перший та другий входи пристрою, вихід пристрою, шину живлення, перший резистор, другий вивід якого з'єднаний з шиною живлення, який відрізняється тим, що введено два конденсатори, два ключі, другий, третій, четвертий та п'ятий резистори, причому як транзистор використано одноперехідні транзистори, друга база першого одноперехідного транзистора з'єднана з першим виводом першого резистора і з першим виводом першого конденсатора, другий вивід якого з'єднано з першим входом при U 1 3 вхід пристрою, вихід пристрою, шину живлення, перший резистор, другий вивід якого з'єднаний з шиною живлення, введено два конденсатори, два ключа, другий, третій, четвертий та п'ятий резистори, причому в якості транзисторів використано одноперехідні транзистори, друга база першого одноперехідного транзистора з'єднана з першим виводом першого резистора і з першим виводом першого конденсатора, другий вивід якого з'єднано з першим входом пристрою, до першого входу пристрою приєднаний перший ключ, перший вивід четвертого резистора з'єднано з першим ключем, а другий вивід четвертого резистора з'єднано з загальною шиною, перша база першого одноперехідного транзистора з'єднана з загальною шиною, емітер першого одноперехідного транзистора з'єднано через другий резистор з шиною живлення і з першим виводом другого конденсатора, другий вивід якого з'єднано з виходом пристрою, перший вивід другого конденсатора з'єднано з емітером другого одноперехідного транзистора, перша база другого одноперехідного транзистора з'єднана з загальною шиною, друга база другого одноперехідного транзистора з'єднана з першим виводом третього резистора і з першим виводом третього конденсатора, другий вивід якого з'єднано з другим входом пристрою, до другого входу пристрою приєднаний другий ключ, перший вивід п'ятого резистора з'єднано з другим ключем, а другий вивід п'ятого резистора з'єднано з загальною шиною. На кресленні наведено схему імітансного логічного елемента "АБО". Пристрій містить одноперехідний транзистор 1, друга база якого з'єднана з першим виводом першого резистора 2, другий вивід якого з'єднано з шиною живлення 9, друга база одноперехідного транзистора 1 з’єднана з першим виводом першого конденсатора 3, другий вивід якого з'єднано з першим входом пристрою 4, до першого входу пристрою 4 приєднаний перший ключ 5, перший вивід четвертого резистора 6 з'єднано з першим ключем 5, а другий вивід четвертого резистора 6 з'єднано з загальною шиною 7, перша база першого одноперехідного транзистора 1 з'єднана з загальною шиною 7, емітер першого одноперехідного транзистора 1 з'єднано через другий резистор 8 з шиною живлення 9 і з першим виводом другого конденсатора 10, другий вивід якого з'єднано з виходом пристрою 11, перший вивід другого конденсатора 10 з'єднано з емітером другого одноперехідного транзистора 12, перша база другого одноперехідного транзистора 12 з'єднана з загальною шиною 7, друга база другого одноперехідного транзистора 12 з'єднана з першим виводом третього резистора 13 і з першим виводом третього конденсатора 14, другий вивід якого з'єднано з другим входом пристрою 15, до другого входу пристрою 15 приєднаний другий 51012 4 ключ 16, перший вивід п'ятого резистора 17 з'єднано з другим ключем 16, а другий вивід п'ятого резистора 17 з'єднано з загальною шиною 7. Пристрій працює наступним чином. Використовується узагальнений перетворювач імітансу (УПІ) на основі першого 1 та другого 12 одноперехідних транзисторів, працюючих в режимі перетворення імітансу з спільними першими базами. Вихідний опір, яких визначається виразом: Rвих=RГ/(1- 0), де 0 - коефіцієнт передачі транзистора по струму, RГ - опір на четвертому 6 або п'ятому 17 резисторах, відповідно. При 00 і на виході пристрою 10 отримуємо логічну одиницю. Якщо на другий вхід пристрою 15 під'єднати через другий ключ 16 п'ятий резистор 17 з додатній опором, що відповідає логічній одиниці, а на перший вхід пристрою 4 під'єднати через перший ключ 5 четвертий резистор 6 з від'ємним опором, що відповідає логічному нулю, то при виконанні умови R6 R17 вихідний опір буде від'ємним Rвих