Пристрій для програмної реалізації перемикаючих схем

Устройство для программной реализа ции переключательных схем, содержащее блок проверки на нечетность, триггер, ячей ку памяти, мультиплексор и блок подсчета числа ответвлений диаграмм, причем пер вый информационный вход устройства сое динен с информационным входом ячейки памяти, первым входом блока проверки на нечетность и первым информационным вхо дом мультиплексора, первый и второй уп равляющие входы которого соединены соответственно с выходом ячейки памяти и прямым выходом триггера, первый выход устройства соединен с прямым выходом триггера, первый и второй выходы мульти плексора соединены с входами сложения и вычитания блока подсчета числа ответвлений диаграмм, о т л и ч а ю щ е е с я тем, что оно содержит три элемента И-НЕ, причем первый, второй и третий информационные входы устройства соединены соответственно с вторым, третьим и четвертым информационными входами мультиплексора, прямой выход триггера соединен с разрешающим входом блока подсчета числа ответвлений диаграмм, выход которого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с входом принудительной установки триггегера устройства, первый стробирующий вход которого соединен с первым входом второго элемента ИНЕ, второй вход и выход которого соединен соответственно с выходом первого элемента И-НЕ и единичным входом триггера, инверсный выход которого соединен с входом разрешения записи ячейки памяти и вторым выходом устройства, второй и третий стробирующие входы которого соединены с первым и вторым синхровходами мультиплексора, нулевой вход триггегра соединен с выходом третьего элемента И-НЕ, первый вход которого соединен с выходом блока проверки на нечетность, второй и третий входы которого соединены с четвертым и пятым информационными входами устройства, четвертый стробирующий вход которого соединен с вторым входом третьего элемента И-НЕ. Изобретение относится к автоматике, а частности, к программному управлению технологическим оборудованием. Цель изобретения - повышение надежности за счет исключения ложных срабатываний. С > О 11171 вниз и продолжает вычисление по этой стуНа фиг. 1 представлена функциональная схема устройства для программной реализапени, начиная с крайнего левого аргумента и т.д. После проверки аргумента, имеющего ции переключательных схем, на фиг. 2 - пример лестничной диаграм только ответвление "справа вверх" поднимы, 5 мается на верхнюю ступеньку лестничной диаграммы и продолжает вычисление в том на фиг. 3 - временная диаграмма работы же порядке, как описано выше. Все аргуменустройства. Устройства для программной реализа ты пронумерованы в порядке вычисления. ции переключательных схем (фиг. 1) содер Ответвление "сплава вниз" обозначены жит триггер 1, блок проверки на нечетность 10 стрелками справа от аргументов Х5, Х8, XII, 2, блок определения конфигурации диаграм ответвление "справа вверх" обозначены мы 3, включающий ячейку памяти 4, мульти стрелками справа от аргументов Х8, XII, Х12. плексор 5, блок подсчета числа ответвлений Для определения конфигурации лестничной диаграммы б, первый 7, второй 8 и третий 9 диаграммы при вычислении используются элементы И-НЕ 15 также ответвления "слева вниз". Эти ответвления обозначены слева от аргументов Х2, В процессе вычисления нулевое значеХ4, Х11. ние выхода триггер состояния может приниВ начале вычисления триггер 1 принудимать в двух случаях: 1. При проверке аргумента, имеющего тельно по первому стробирующему сигналу "ответвление справа", если действительное 20 устанавливается в единичное состояние. В значение этого аргумента совпадает со зна процессе вычисления последовательно по чением аргумента, указанного на лестнич шагам для каждого аргумента переключаной диаграмме при наличии стробирующего тельной схемы на первый вход блока про сигнала и значение триггера состояния пе верки на нечетность 2 подается сигнал ред проверкой аргумента имело единичное 25 "ответвление справа", на второй - "значезначение. ние аргумента, указанного на лестничной диаграмме" и на третий - действительное 2. При проверке аргумента, не имеюще состояние аргумента. Если для какого-либо го "ответвление справа", если действитель аргумента "действительное состояние аргуное значение этого аргумента противоположно значению аргумента, ука- 30 мента не совпадает со значением аргумента, указанного на лестничной диаграмме и сигзанного на лестничной диаграмме перед нала "ответвление справа", нет, то на выхопроверкой стробирующего сигнала и выход де блока проверки на нечетность 2 триггера состояния перед проверкой аргу появляется сигнал, который в сочетании с ментной имело единичное значение. Устройство работает следующим обра- 35 четвертым стробирующим сигналом и по второму входу третьего 9 элемента И-НЕ зом. устанавливает триггер 1 в нулевое состояВ качестве примера для пояснения проние. Отсутствие сигнала "ответвление спрацесса вычисления используется переключава" при "нулевом" состоянии триггера 1 тельная схема, приведенная в виде лестничной диаграммы на фиг. 2 и времен- 40 запоминается в ячейке памяти 4 "нулевые" сигналы с выхода триггера 1 и ячейки памяти ная диаграмма на фиг. 3. Для любой переключательной схемы вы- 4 организуют работу мультиплексора 5 тачисление ведется в следующем порядке: вы- ким образом, что на первый выход мультичисление начинается с арг умента, плексора 5 подаются сигналы "ответвление расположенного в верхней левой части схе- 45 слева вниз" в сочетании со вторым стробимы лестничной диаграммы, содержащего рующим сигналом t2, а на второй вход муль5 подаются сигналы программный сигнал установки триггера со- типлексора стояния по первому стробирующему сигналу tt "ответвление справа вниз" в сочетании с в единичное состояние (фиг. 2 аргумент XI). третьим стробирующим сигналом t3. СигнаНаличие программного сигнала установ- 50 ки лы выхода мультиплексора 5 подсчитываюттриггера состояния в единичное состояние по ся в блоке подсчета 6, по входу "сложение" первому стробирующему сигналу либо "вычитание", числа, ответвления "спраобеспечивает начальное условие вычисления ва вниз", и "слева вниз". Когда количество логической цепочки. Затем проверяются сигналов "ответвление справа вниз" превыпоследовательно все аргументы, располо- 55 сит на единицу количество сигналов "ответженные на этой же ступени лестничной ди- вление слева вниз" на выходе блока аграммы до ближайшего ответвления от подсчета 6 появляется сигнал, который в соаргумента "справа вниз". При наличии от- четании с первым стробирующим сигналом ветвления "справа вниз" опускается на сле- ц устанавливают триггер состояния 1 в единичное состояние. дующую ступень лестничной диаграммы 11171 Наличие сигнала "ответвление справа" при нулевом состоянии триггера состояния 1 запоминается в ячейке памяти 4. "Нулевой" сигнал с выхода триггера 1 и "единичный" выхода ячейки памяти 4 организует работу мультиплексора 5 таким образом, что на первый выход мультиплексора 5 подаются "ответвление справа вверх" в сочетании со вторым стробирующим сигналом t2. Эти сигналы поступают соответственно на вхо- 10 ды "сложение", либо "вычитание" блока подсчета числа ответвлений. Когда количество сигналов "ответвление справа вверх" превысит на единицу количество сигналов "ответвление справа вниз" на выходе блока 15 подсчета числа ответвлений 6 появляется кпп Ь Hut 6-і пи /f§ J J L сигнал, который в сочетании с первым стробирующим сигналом ti устанавливает триггер состояния 1 в единичное состояние. "Единичный" выход триггера состояния 1 с его прямого выхода запрещает работу блока подсчета числа ответвлений 6. После проверки всех аргументов реализуемой пере: ключательной схемы значение выхода триггера состояния 1 ("Г или "0") снимается с выхода устройства. Сравнение заявляемого устройства с устройством - прототипом показывает, что заявляемое устройство обладает техническим преимуществом, т.е. позволяет автоматизировать процесс программной реализации переключательной схемы. SP Фа? f 11171 и ппп и і, Упорядник Замовлення 4051 * п и Фие.З Техред М.Моргентал Коректор И.Король Тираж Підписне Державне патентне відомство України, 254655, ГСП, КиТв-53, Львівська пл., 8 Відкрите акціонерне товариство "Патент", м. Ужгород, вул.Гагаріна, 101