Захисна схема для інтегральної мікросхеми (варіанти)
Номер патенту: 70312
Опубліковано: 15.10.2004
Автори: Айзеле Мартін, Ріхтер Міхаель, Оттерштедт Ян, Смола Міхаель
Формула / Реферат
1. Захисна схема для інтегральної мікросхеми (1), що розміщена у щонайменше одному рівні (2, 3) під та/або над інтегральною мікросхемою (1), яка відрізняється тим, що вона містить кілька електропровідних доріжок (40-47), з'єднаних зі щонайменше одним генератором (60, 62) сигналів, що виробляє щонайменше один сигнал, щонайменше один детектор (61, 63), виконаний зі здатністю оцінки переданих через окремі електропровідні доріжки (40-47) сигналів і, в разі виявлення неправильної роботи, формування сигналу керування для переведення інтегральної мікросхеми (1) в режим безпеки, мультиплексор (51, 53), до якого приєднаний інший кінець електропровідних доріжок (40-47), з'єднаний з генератором (70) керування вибором сигналу для керування демультиплексором (50) та мультиплексором (51) для вибору однієї з кількох електропровідних доріжок або з'єднаний як з генератором (71) керування вибором сигналу для керування демультиплексором (52), так і з виконаним таким же чином генератором (72) керування вибором сигналу для керування мультиплексором (53) відповідно для вибору однієї з кількох електропровідних доріжок, причому щонайменше один генератор (60, 62) сигналів з'єднаний зі входом демультиплексора (50, 52) та щонайменше один детектор (61, 63) з'єднаний з виходом мультиплексора (51, 53).
2. Захисна схема за п. 1, яка відрізняється тим, що генератор (70) керування вибором сигналу є генератором (70) випадкових чисел.
3. Захисна схема за п. 1, яка відрізняється тим, що генератор (70) керування вибором сигналу є генератором (71, 72) псевдовипадкових чисел.
4. Захисна схема за будь-яким з пп. 1-3, яка відрізняється тим, що електропровідні доріжки розміщені в кількох рівнях (2, 3) захисної схеми.
5. Захисна схема за будь-яким з пп. 1-4, яка відрізняється тим, що електропровідні доріжки виконано таким чином, що вони значною мірою або повністю покривають захищувану інтегральну мікросхему (1).
6. Захисна схема за будь-яким з пп. 1-5, яка відрізняється тим, що електропровідні доріжки мають малу ширину.
7. Захисна схема за будь-яким з пп. 1-6, яка відрізняється тим, що детектори розміщені у першому рівні (2) під другим рівнем (3) з електропровідними доріжками (11) таким чином, що вони прикриті доріжками (11) від доступу.
8. Захисна схема за будь-яким з пп. 1-7, яка відрізняється тим, що генератор (70, 71) керування вибором сигналу розміщений у першому рівні (2) під другим рівнем (3) з електропровідними доріжками (11) таким чином, що він прикритий доріжками (11) від доступу.
9. Захисна схема за будь-яким з пп. 1-8, яка відрізняється тим, що генератор чи генератори сигналів здатні виробляти відмінні між собою, незалежні один від іншого сигнали.
10. Захисна схема за будь-яким з пп. 1-9, яка відрізняється тим, що генератор (70, 71) керування вибором сигналу здатний виробляти різні, змінні в часі, сигнали.
11. Захисна схема за будь-яким з пп. 1-10, яка відрізняється тим, що інтегральна мікросхема (1) за принципом сендвіча оточена кількома рівнями (2, 3) захисних схем.
12. Захисна схема для інтегральної мікросхеми (1), що розміщена у щонайменше одному рівні (2, 3) під та/або над інтегральною мікросхемою (1), яка відрізняється тим, що вона містить щонайменше одну електропровідну доріжку (10, 11, 12, 10а, 10b, 10с, 10d), з'єднану зі щонайменше одним генератором (20) сигналів, що виробляє різні сигнали, та щонайменше два детектори (33-36), виконані зі здатністю оцінки різних переданих через щонайменше одну електропровідну доріжку (10, 11, 12, 10а, 10b, 10с, 10d) сигналів і, в разі виявлення неправильної роботи, формування сигналу керування для переведення інтегральної мікросхеми (1) в режим безпеки, причому щонайменше два детектори (33-36) приєднані до щонайменше однієї електропровідної доріжки у точці відводу, а між відповідними точками відводу розміщений відрізок (10а, 10b, 10с, 10d) щонайменше однієї електропровідної доріжки, і додатковий з'єднувальний провідник (16, 17, 18, 19), який з'єднує генератор (20) сигналів із щонайменше двома детекторами (33-36), причому щонайменше один генератор (20) сигналів виконаний зі здатністю випадкового вибору форми сигналу та передачі інформації про вибрану форму через з'єднувальний провідник (16, 17, 18, 19) до щонайменше двох детекторів (33-36).
Додаткова інформація
Назва патенту англійськоюDevice for protection of an integrated circuit
Назва патенту російськоюУстройство защиты интегральной схемы
МПК / Мітки
МПК: G06F 21/00, G08B 21/00
Мітки: мікросхеми, варіанти, схема, захисна, інтегральної
Код посилання
<a href="https://ua.patents.su/5-70312-zakhisna-skhema-dlya-integralno-mikroskhemi-varianti.html" target="_blank" rel="follow" title="База патентів України">Захисна схема для інтегральної мікросхеми (варіанти)</a>
Попередній патент: Пероральна композиція, що містить кристалографічно стабільний аморфний цефдиторен півоксил (варіанти), та спосіб її приготування (варіанти)
Наступний патент: Спосіб приготування коньяку “дніпро”
Випадковий патент: Стрілковий перевід монорейкових систем попова