Спосіб аналого-цифрового перетворення та пристрій для його реалізації

1. Спосіб аналого-цифрового перетворення, в якому на кожному і-му такті формують компенсуючий сигнал врівноваження і здійснюють порівняння вхідного аналогового сигналу з сигналом врівноваження, за результатами порівняння на всіх тактах здійснюють формування вихідного коду надлишкової позиційної системи числення, який відрізняється тим, що компенсуючий аналоговий сигнал формують як суму з додатних або від'ємних еталонних аналогових величин, значення яких пропорційні вагам розрядів надлишкової позиційної системи числення з розрядними коефіцієнтами [1; -1] за умови, що тривалості тактів врівноваження задають обернено пропорційними вказаним вагам розрядів, так, що кожен наступний такт в а разів триваліший за попередній, де а - відношення між вагами сусідніх розрядів.

2. Аналого-цифровий перетворювач, який містить вхідну аналогову та вихідну цифрову шини, шину аналогового компенсуючого сигналу, інформаційну шину результату порівняння, два цифро-аналогові перетворювачі з ваговою надлишковістю: перший додатний і другий від'ємний, два регістри послідовного наближення, дві цифрові вихідні шини регістрів послідовного наближення, суматор аналогових сигналів, цифровий обчислювальний пристрій, блок пам'яті, блок керування, а також шину керуючих сигналів блока керування, причому першу та другу цифрові вихідні шини першого та другого регістрів послідовного наближення з'єднано з входами першого додатного та другого від'ємного цифро-аналогових перетворювачів з ваговою надлишковістю відповідно, а також з входами цифрового обчислювального пристрою, аналогові виходи першого додатного та другого від'ємного цифро-аналогових перетворювачів з ваговою надлишковістю з'єднано з входами суматора аналогових сигналів, цифровий обчислювальний пристрій з'єднано з блоком пам'яті, а також з вихідною цифровою шиною, перший та другий регістри послідовного наближення, цифровий обчислювальний пристрій керуючими входами з'єднані шиною керуючих сигналів блока керування з блоком керування, який відрізняється тим, що у нього введено схему порівняння з регульованою чутливістю, цифрову керуючу шину тактових імпульсів, генератор лічильних імпульсів та формувач рекурентної послідовності тактових імпульсів, причому вхідну аналогову шину з'єднано з входом схеми порівняння з регульованою чутливістю, інший аналоговий вхід якої з'єднано з шиною аналогового компенсуючого сигналу, керуючий цифровий вхід схеми порівняння з регульованою чутливістю з'єднано з керуючою шиною тактових імпульсів, а цифровий вихід з'єднано з інформаційною шиною результату порівняння, вихід генератора лічильних імпульсів з'єднано з лічильним входом формувача рекурентної послідовності тактових імпульсів, інший керуючий вхід формувача рекурентної послідовності тактових імпульсів з'єднано шиною керуючих сигналів блока керування з блоком керування, вихід формувача рекурентної послідовності тактових імпульсів з'єднано з цифровою керуючою шиною тактових імпульсів, вихід суматора аналогових сигналів з'єднано з шиною аналогового компенсуючого сигналу, інформаційні входи першого та другого регістрів послідовного наближення з'єднано з інформаційною шиною результату порівняння.

3. Пристрій за пунктом 2, який відрізняється тим, що формувач рекурентної послідовності тактових імпульсів містить лічильний вхід, який з'єднано з входом логічного елемента І, а також з лічильним входом лічильника цифрового еквівалента тривалості тактових імпульсів, інший вхід логічного елемента І з'єднано з виходом цифрової схеми порівняння кодів, вихід логічного елемента І з'єднано з входом логічного елемента АБО, а також з лічильним входом лічильника номера такту, керуючий вхід з'єднано з іншим входом логічного елемента АБО, а також з входом Скид лічильника номера такту, вихід логічного елемента АБО з'єднано з входом Скид лічильника цифрового еквівалента тривалості тактових імпульсів, вихідну шину лічильника цифрового еквівалента тривалості тактових імпульсів з'єднано з входом цифрової схеми порівняння кодів, вихідну шину лічильника номера такту з'єднано з адресним входом постійного запам'ятовуючого пристрою, вихідну шину постійного запам'ятовуючого пристрою з'єднано з входом цифрової схеми порівняння кодів, а її вихід з'єднано з входом логічного елемента І, а також з вихідною шиною формувача рекурентної послідовності тактових імпульсів.