Інтегральні схеми формувачів для дисплеїв з плоским екраном, які застосовують халькогенідні логічні елементи
Формула / Реферат
1. Схема, що виконує логічну операцію, яка включає: принаймні один логічний елемент, де кожен з таких логічних елементів включає:
перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з точкою активації і іншим кінцем з другим халькогенідним пороговим перемикачем;
принаймні один вхідний резистор, і кожен такий вхідний резистор увімкнено одним кінцем між першим та другим пороговими перемикачами, а другим кінцем з'єднано з окремою точкою входу;
третій пороговий перемикач, з'єднаний одним кінцем із зазначеним другим пороговим перемикачем у точці, протилежній точці з'єднання названих першого та другого порогових перемикачів, і зазначений другий пороговий перемикач з‘єднаний іншим своїм кінцем з точкою повернення до початкового стану; і
вихідну точку, виведену з-поміж зазначених другого та третього порогових перемикачів.
2. Схема, що виконує логічну операцію, за пунктом 1, де у зазначеній схемі використовується багатофазова система сигналів керування.
3. Схема, що виконує логічну операцію, за пунктом 2, де названа багатофазова система сигналів керування є трифазовою системою тактових сигналів.
4. Схема, що виконує логічну операцію, за пунктом 2, де названа багатофазова система сигналів керування є чотирифазовою системою тактових сигналів.
5. Схема, що виконує логічну операцію, за пунктом 4, де зазначена чотирифазова система сигналів керування використовує імпульсну послідовність з 50%-ним коефіцієнтом заповнення.
6. Схема, що виконує логічну операцію, за пунктом 1, де зазначений, принаймні, один вхідний резистор є єдиним вхідним резистором, один кінець якого є єдиною точкою входу, а інший кінець увімкнено між названими першим та другим халькогенідними перемикачами.
7. Формувач дисплею для керування дисплеєм з плоским екраном, що має рядкові і стовпцеві лінії керування, які включають: численні логічні елементи, де кожен з таких логічних елементів включає:
перший та другий халькогенідні порогові перемикачі, з'єднані послідовно;
принаймні один вхідний резистор, і кожен такий вхідний резистор увімкнено одним кінцем між названими першим та другим пороговими перемикачами, а другим кінцем з'єднано з окремою точкою входу.
8. Формувач дисплея за пунктом 7, де кожен з названих численних логічних елементів включає один чи кілька логічних елементів, які вибрано з групи, яка складається з інвертора, вдосконаленого інвертора, АБО-НІ, вдосконаленого АБО-НІ чи їх комбінацій, де названий інвертор включає:
перший халькогенідний пороговий перемикач, з'єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації;
вхідний резистор, увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим - з'єднаний з єдиною точкою входу;
резистор заземлення, який одним своїм кінцем з'єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з'єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - із землею; та
вихідну точку, що її виведено з-поміж названого другого порогового перемикача та названого резистора заземлення;
названий вдосконалений інвертор включає:
перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації;
вхідний резистор, увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим - з'єднаний з єдиною точкою входу;
третій пороговий перемикач, який одним своїм кінцем з‘єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з‘єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - з точкою повернення до початкового стану; та
вихідну точку, що її виведено з-поміж названих другого та третього порогових перемикачів;
зазначений елемент АБО-НІ включає:
перший халькогенідний пороговий перемикач, з‘єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації;
численні вхідні резистори, кожен з яких увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим – з‘єднаний з окремою точкою входу;
резистор заземлення, який одним своїм кінцем з‘єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з‘єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - із землею; та
вихідну точку, що її виведено з-поміж названого другого порогового перемикача та названого резистора заземлення;
названий вдосконалений АБО-НІ включає:
перший халькогенідний пороговий перемикач, з‘єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації;
численні вхідні резистори, кожен з яких увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим - з‘єднаний з окремою точкою входу;
третій пороговий перемикач, який одним своїм кінцем з‘єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з‘єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - з точкою повернення до початкового стану; та
вихідну точку, що її виведено з-поміж названих другого та третього порогових перемикачів;
9. Формувач дисплея за пунктом 8, де зазначені численні логічні елементи використовують багатофазову систему сигналів керування.
10. Формувач дисплея за пунктом 9, де названа багатофазова система сигналів керування є трифазовою системою тактових сигналів.
11. Формувач дисплея за пунктом 9, де названа багатофазова система сигналів керування є чотирифазовою системою тактових сигналів.
12. Формувач дисплея за пунктом 11, де зазначена чотирифазова система сигналів керування використовує імпульсну послідовність з 50%-ним коефіцієнтом заповнення.
13. Формувач дисплея за пунктом 8, який ще включає:
засоби формування рядка для активації зазначених рядків у зазначеному дисплеї з плоским екраном;
засоби формування стовпця для встановлення значень інтенсивності у елементах кожного з названих активованих рядків.
14. Формувач дисплея за пунктом 13, де зазначені засоби формування рядка включають:
рядкові засоби зсуву для передавання послідовності даних щодо активації рядків, які керують активацією зазначених рядків; і
засоби формування рядка для активації названих рядків.
15. Формувач дисплея за пунктом 13, де зазначені засоби формування стовпця включають:
стовпцеві засоби зсуву для передавання послідовності цифрових даних про інтенсивність у елементі;
декодувальні засоби для перетворення названих цифрових даних про інтенсивність елемента на цифровий вихідний сигнал декодера; і
цифрові перетворювальні засоби для перетворення названого цифрового вихідного сигналу декодера на аналогові дані інтенсивності елементів.
16. Формувач дисплея за пунктом 14, де зазначені рядкові засоби зсуву включають:
з'єднану послідовність інверторів, де означена вихідна точка одного інвертора з'єднана з єдиною вхідною точкою наступного інвертора у такій з'єднаній послідовності;
вхід рядкового засобу зсуву з'єднаний з першим інвертором у зазначеній з'єднаній послідовності.
17. Формувач дисплея за пунктом 14, де названі рядкові засоби формування включають:
принаймні один вдосконалений інвертор, де
точка активації кожного вдосконаленого інвертора з'єднана з спільною точкою активації; і
точка повернення до початкового стану кожного вдосконаленого інвертора з'єднана з спільною точкою повернення до початкового стану.
18. Формувач дисплея за пунктом 15, де зазначені стовпцеві засоби зсуву включають:
з'єднану послідовність інверторів, де означена вихідна точка одного інвертора з'єднана з єдиною вхідною точкою наступного інвертора у такій з'єднаній послідовності;
вхід стовпцевого засобу зсуву з'єднаний з першим інвертором у зазначеній з'єднаній послідовності.
19. Формувач дисплея за пунктом 15, де зазначені декодувальні засоби включають:
численні елементи АБО-НІ, де названа точка активації кожного з таких численних елементів АБО-НІ з'єднана зі спільною точкою активації.
20. Формувач дисплея за пунктом 15, де названі засоби цифрового перетворення включають:
численні логічні елементи, де кожен з таких логічних елементів включає:
перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з другим халькогенідним пороговим перемикачем, а іншим своїм кінцем - з точкою аналогової напруги; і
вхідний резистор, увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а другим кінцем - з'єднаний з точкою входу;
спільну вихідну точку цифро-аналогового перетворення, з'єднану з зазначеним другим пороговим перемикачем кожного з названих численних логічних елементів у точці, протилежній місцю з'єднання зазначених першого та другого порогових перемикачів; та
резистор кола сигналів керування, з'єднаний одним кінцем з названою спільною вихідною точкою цифро-аналогового перетворення, а іншим - з точкою активації.
Текст
1 Схема, що виконує логічну операцію, яка включає принаймні один логічний елемент, де кожен з таких логічних елементів включає перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з точкою активації і іншим кінцем з другим халькогенідним пороговим перемикачем, принаймні один вхідний резистор, і кожен такий вхідний резистор увімкнено одним кінцем між першим та другим пороговими перемикачами, а другим кінцем з'єднано з окремою точкою входу, третій пороговий перемикач, з'єднаний одним кінцем із зазначеним другим пороговим перемикачем у точці, протилежній точці з'єднання названих першого та другого порогових перемикачів, і зазначений другий пороговий перемикач з'єднаний іншим своїм кінцем з точкою повернення до початкового стану, і вихідну точку, виведену з-поміж зазначених другого та третього порогових перемикачів 2 Схема, що виконує логічну операцію, за пунктом 1, де у зазначеній схемі використовується багатофазова система сигналів керування 3 Схема, що виконує логічну операцію, за пунктом 2, де названа багатофазова система сигналів керування є трифазовою системою тактових сигналів 4 Схема, що виконує логічну операцію, за пунктом 2, де названа багатофазова система сигналів керування є чотирифазовою системою тактових сигналів 5 Схема, що виконує логічну операцію, за пунктом 4, де зазначена чотирифазова система сигналів керування використовує імпульсну ПОСЛІДОВНІСТЬ з 50%-ним коефіцієнтом заповнення 6 Схема, що виконує логічну операцію, за пунктом 1, де зазначений, принаймні, один вхідний резистор є єдиним вхідним резистором, один кінець якого є єдиною точкою входу, а інший кінець увімкнено між названими першим та другим халькогенідними перемикачами 7 Формувач дисплею для керування дисплеєм з плоским екраном, що має рядкові і стовпцеві лінії керування, які включають численні ЛОГІЧНІ елементи, де кожен з таких логічних елементів включає перший та другий халькогенідні порогові перемикачі, з'єднані послідовно, принаймні один вхідний резистор, і кожен такий вхідний резистор увімкнено одним кінцем між названими першим та другим пороговими перемикачами, а другим кінцем з'єднано з окремою точкою входу 8 Формувач дисплея за пунктом 7, де кожен з названих численних логічних елементів включає один чи кілька логічних елементів, які вибрано з групи, яка складається з інвертора, вдосконаленого інвертора, АБО-НІ, вдосконаленого АБО-НІ чи їх комбінацій, де названий інвертор включає перший халькогенідний пороговий перемикач, з'єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації, вхідний резистор, увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим - з'єднаний з єдиною точкою входу, резистор заземлення, який одним своїм кінцем з'єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з'єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - із землею, та вихідну точку, що и виведено з-поміж названого другого порогового перемикача та названого резистора заземлення, названий вдосконалений інвертор включає перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації, вхідний резистор, увімкнений одним своїм кінцем о (О о (О 46076 між названими першим та другим пороговими перемикачами, а іншим - з'єднаний з єдиною точкою входу, третій пороговий перемикач, який одним своїм кінцем з'єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з'єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - з точкою повернення до початкового стану, та вихідну точку, що и виведено з-поміж названих другого та третього порогових перемикачів, зазначений елемент АБО-НІ включає перший халькогенідний пороговий перемикач, з'єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації, численні ВХІДНІ резистори, кожен з яких увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим з'єднаний з окремою точкою входу, резистор заземлення, який одним своїм кінцем з'єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з'єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - із землею, та вихідну точку, що и виведено з-поміж названого другого порогового перемикача та названого резистора заземлення, названий вдосконалений АБО-НІ включає перший халькогенідний пороговий перемикач, з'єднаний один кінцем з другим халькогенідним пороговим перемикачем і другим кінцем - з точкою активації, численні ВХІДНІ резистори, кожен з яких увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а іншим з'єднаний з окремою точкою входу, третій пороговий перемикач, який одним своїм кінцем з'єднаний із зазначеним другим пороговим перемикачем у точці, протилежній місцю з'єднання названих першого та другого порогових перемикачів, а другим своїм кінцем - з точкою повернення до початкового стану, та вихідну точку, що и виведено з-поміж названих другого та третього порогових перемикачів, 9 Формувач дисплея за пунктом 8, де зазначені численні ЛОГІЧНІ елементи використовують багатофазову систему сигналів керування 10 Формувач дисплея за пунктом 9, де названа багатофазова система сигналів керування є трифазовою системою тактових сигналів 11 Формувач дисплея за пунктом 9, де названа багатофазова система сигналів керування є чотирифазовою системою тактових сигналів 12 Формувач дисплея за пунктом 11, де зазначена чотирифазова система сигналів керування використовує імпульсну ПОСЛІДОВНІСТЬ з 50%-ним коефіцієнтом заповнення 13 Формувач дисплея за пунктом 8, який ще включає засоби формування рядка для активації зазначених рядків у зазначеному дисплеї з плоским екраном, засоби формування стовпця для встановлення значень інтенсивності у елементах кожного з названих активованих рядків 14 Формувач дисплея за пунктом 13, де зазначені засоби формування рядка включають рядкові засоби зсуву для передавання ПОСЛІДОВНОСТІ даних щодо активації рядків, які керують активацією зазначених рядків, і засоби формування рядка для активації названих рядків 15 Формувач дисплея за пунктом 13, де зазначені засоби формування стовпця включають стовпцеві засоби зсуву для передавання ПОСЛІДОВНОСТІ цифрових даних про інтенсивність у елементі, декодувальні засоби для перетворення названих цифрових даних про інтенсивність елемента на цифровий вихідний сигнал декодера, і цифрові перетворювальні засоби для перетворення названого цифрового вихідного сигналу декодера на аналогові дані інтенсивності елементів 16 Формувач дисплея за пунктом 14, де зазначені рядкові засоби зсуву включають з'єднану ПОСЛІДОВНІСТЬ інверторів, де означена вихідна точка одного інвертора з'єднана з єдиною вхідною точкою наступного інвертора у такій з'єднаній ПОСЛІДОВНОСТІ, вхід рядкового засобу зсуву з'єднаний з першим інвертором у зазначеній з'єднаній ПОСЛІДОВНОСТІ 17 Формувач дисплея за пунктом 14, де названі рядкові засоби формування включають принаймні один вдосконалений інвертор, де точка активації кожного вдосконаленого інвертора з'єднана з спільною точкою активації, і точка повернення до початкового стану кожного вдосконаленого інвертора з'єднана з спільною точкою повернення до початкового стану 18 Формувач дисплея за пунктом 15, де зазначені стовпцеві засоби зсуву включають з'єднану ПОСЛІДОВНІСТЬ інверторів, де означена вихідна точка одного інвертора з'єднана з єдиною вхідною точкою наступного інвертора у такій з'єднаній ПОСЛІДОВНОСТІ, вхід стовпцевого засобу зсуву з'єднаний з першим інвертором у зазначеній з'єднаній ПОСЛІДОВНОСТІ 19 Формувач дисплея за пунктом 15, де зазначені декодувальні засоби включають численні елементи АБО-НІ, де названа точка активації кожного з таких численних елементів АБО-НІ з'єднана зі спільною точкою активації 20 Формувач дисплея за пунктом 15, де названі засоби цифрового перетворення включають численні ЛОГІЧНІ елементи, де кожен з таких логічних елементів включає перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з другим халькогенідним пороговим перемикачем, а іншим своїм кінцем - з точкою аналогової напруги, і вхідний резистор, увімкнений одним своїм кінцем між названими першим та другим пороговими перемикачами, а другим кінцем - з'єднаний з точкою входу, спільну вихідну точку цифро-аналогового перетворення, з'єднану з зазначеним другим пороговим перемикачем кожного з названих численних логічних елементів у точці, протилежній місцю з'єднання зазначених першого та другого порогових перемикачів, та резистор кола сигналів керування, з'єднаний одним кінцем з названою 5 спільною вихідною точкою цифро-аналогового Цей винахід стосується нової серії логічних елементів Більш конкретно, цей винахід стосується серії логічних елементів, де як ЛОГІЧНІ елементи використовуються ДВОВИВІДНІхалькогенідні перемикачі У галузі електронних компостерів, де постійно прагнуть вдосконалень щодо швидкодії і робочих характеристик, кремнієві напівпровідникові прилади, що застосовуються у більшості електронних комп'ютерів, почали сягати граничних значень швидкодії та розміру приладу / густини компонування Конструктори комп'ютерів завжди намагаються зменшити час перемикання у ланцюгах перемикачів та збільшити їх густину компонування так, щоб забезпечити виконання найбільшого числа операцій перемикання за одиницю часу і водночас зменшити об'єм, який займають ланцюги перемикання Прилади на переходах Джозефсона раніше вже стали объектом пильної уваги, як одні з потенційних нових приладів, що можуть стати проривом у виконанні цих вимог, і, отже, багато вивчались ЛОГІЧНІ схеми, що їх застосовували Застосування переходів Джозефсона як елементів електронних ланцюгів стало можливим лише після того, як у 1902 було відкрито ефект Джозефсона У той час нечисленні ВІДОМІ надпровідникові матеріали мали такі низькі критичні температури (тобто температури, нижче яких матеріал ставав надпровідником), що ланцюги із застосуванням елементів на переході Джозефсона потребували джерела рідкого гелію, щоб підтримувати потрібну низьку температуру 3 того часу вдосконалення у технології низьких температур і винайдення надпровідних матеріалів з високою Тс зробили ці обмеження менш серйозними, однак ІНШІ питання практичного характеру все ще не дають розпочати виробництво надпровідних логічних ланцюгів у комерційних масштабах Переходи Джозефсона є дуже незвичайними, нелінійними схемними елементами, які можуть застосовуватись у створенні ланцюгів з численними цікавими властивостями Головними перевагами цих переходів є, як вважається, їх низьке енергоспоживання і висока швидкодія порівняно із звичайними нелінійними схемними елементами Отже, прилади на переходах Джозефсона забезпечують високу швидкість операцій перемикання при низькому розсіянні потужності та високій чутливості, коли ефект Джозефсона має місце у надпровідному стані при дуже низьких температурах Тому у минулі роки прилади на переходах Джозефсона дали початок надіям щодо реалізації надвисокошвидкісних комп'ютерів Прилад на переході Джозефсона, у своїй базовій конструкції, складається з двох надпровідників, що їх з'єднано один з одним через середовище, яке являє собою тонку ізолюючу плівку (тунельний перехід Джозефсона), і це називається приладом на тунельному переході Джозефсона У випадку такої побудови, коли струм через перехід 46076 6 перетворення, а іншим - з точкою активації перевищує величину критичного струму переходу, прилад переходить з стану нульової напруги у стан під напругою (операція перемикання) Отже, робота приладу базується на існуванні двох станів елементу (переходу Джозефсона) і факті того, що елемент може перемикатись з одного стану у інший під дією магнітного поля чи поданого струму Один з цих станів - стан тунелювання пар переходу, коли струм може йти через бар'єрну зону без падіння напруги Інший стан - стан тунелювання поодиноких частинок, коли струм йде при напрузі переходу, що дорівнює 2 Дельта, де Дельта є енергетичною щілиною надпровідника Для олова 2 Дельта дорівнює приблизно 1мВ при 1,7К Перехід з одного стану у інший наближається, коли струм через перехід Джозефсона перевищує критичну величину Критичний струм Ij визначається як найбільший струм, що може йти через перехід при нульовій напрузі Отже, вольт-амперні характеристики приладу є такими, що напруга переходу залишається нульовою, доки струм не сягне критичної величини, і тоді напруга на приладі скачкоподібно зміниться, набувши кінцевої величини, після чого повільно збільшуватиметься із ростом струму Величина критичного струму залежить від магнітного поля, прикладеного до приладу на переході Джозефсона Патенти США №№ 3,626,391, 3,281,609, 3,758,795, 3,825,906 тощо розкривають ідею застосування переходу Джозефсона у таких джозефсонівських схемних приладах, як, наприклад, елемент пам'яті, логічний елемент чи регістр зсуву Є два основні типи логічних джозефсонівських елементів з інжекцією носіїв заряду та з магнітним управлінням Усі наявні на СЬОГОДНІШНІЙ день інтегральні схеми з переходами Джозефсона застосовують один чи обидва ці типи елементів Найшвидші ЛОГІЧНІ елементи використовують комбінацію цих двох типів Усі названі ТИПИ джозефсонівських інтегральних схем мають описані нижче вади Звичайні надпровідникові ЛОГІЧНІ схеми можна приблизно класифікувати за вхідною системою на такі типи з магнітною взаємодією та з інжекцією носив заряду У випадку надпровідникової логічної схеми першого типу вхідний сигнал магнітно взаємодіє з ланцюгом, що включає перехід Джозефсона та індуктивність, і ЛОГІЧНІ операції виконуються шляхом переводу джозефсонівського переходу у стан з ненульовою напругою, як це описано у патенті США № 3,978,351 У цьому прикладі перехід Джозефсона та індуктивність складають інтерферометр кванта магнітного потоку, і добуток індуктивності L та критичного струму Ij переходу Джозефсона вибирають таким, щоб він приблизно дорівнював одному кванту магнітного потоку Отже, коли критичний струм Ij роблять малим для зменшення енергоспоживання, потрібна велика індуктивність, що ускладнює практичну реалізацію компактної схеми і зме ншує швидкодію І навпаки, коли індуктивність L вибирають малою, щоб збільшити швидкодію, величина критичного струму Ij стає більшою, і зростає енергоспоживання Крім того, схема зазнає впливу зовнішнього магнітного шуму, паразитної індуктивності тощо, і це призводить до значних флуктуацій та нестабільної дії Ця схема також незручна, оскільки структурно складним є досягнення рівномірного та ефективного підключення ряду вхідних проводів Надпровідна логічна схема з інжекцією носив заряду є вдосконаленням, оскільки тут немає потреби у інтерферометрі кванта магнітного потоку У надпровідній ЛОГІЧНІЙ схемі такого типу струм прямо проходить через перехід Джозефсона для перемикання у стан з ненульовою напругою і, отже, виконання логічної операції Надпровідникова логічна схема з інжекцією носив заряду, що відповідає попередньому стану техніки, без застосування інтерферометра квантума магнітного потоку описана у IEDM "Josephson Direct Coupled Logic (DCL)" (1492,12), IBM Згідно з цим прикладом, вдається вирішити проблеми надпровідникової логічної схеми з магнітною взаємодією і із застосуванням інтерферометра кванта магнітного потоку Однак, поріг для визначення чутливості визначається лише перемиканням у стан з ненульовою напругою одного джозефсонівського переходу, таким що можна одержати коефіцієнт передачі за струмом, максимум, 1 Отже, хоча і вигідним є використання такої схеми як перемикача, важко застосовувати м у різноманітних типах логічних схем У статті "Threshold Logic" Daniel Hampel та Robert Widner, що и опубліковано у IEEE Spectrum, May, 1971, pp 32 - 39, розкриваються порогові ЛОГІЧНІ елементи та засоби втілення таких елементів у великомасштабних інтегральних схемах Як підкреслюється у цій статті, порогові ЛОГІЧНІ елементи мають більші ЛОГІЧНІ можливості порівняно із стандартними булевськими логічними елементами, такими як елементи І, АБО, АБО-НІ В принципі, пороговий логічний елемент одержує N логічних вхідних сигналів, зважує ці N входів з рівними чи нерівними вагами, підсумовує зважені ВХІДНІ сигнали та видає логічний вихідний сигнал, якщо сума більша чи дорівнює пороговому ваговому фактору Звичайна порогова логіка втілюється із застосуванням джерела струму та порогового детектора або техніки підсумовування магнітного потоку, яку описано вище Техніка підсумовування струму та техніка підсумовування магнітного потоку потребують точності у генеруванні аналогової величини, яку будуть порівнювати з пороговим значенням Точності також потребує застосування приладів з переходом Джозефсона У випадку джозефсонівського переходу джерелом аналогової точності є напруга, що зазначалась вище як Дельта Параметр Дельта, по суті, є щілиною в енергетичному спектрі електронів провідності надпровідника, що розглядається, і є постійною величиною для конкретного матеріалу ЛОГІЧНІ схеми з застосуванням переходів Джозефсона мають і ІНШІ недоліки на додаток до тих, що вже обговорювались вище Наприклад деякі схеми перемикачів за технологією джозефсонівсь 8 46076 ких переходів мають ту значну ваду, що вони не можуть автоматично повертатись у початковий стан, отже потрібні додаткові перемикачі для виконання операції повернення у початковий стан Хоча це не постає як технічна проблема, економічний бік будь-якого такого приладу, що застосовує схеми перемикачів за нинішньою технологією, страждає значно через довгий час тривалості циклів Іншою вадою є проблема усунення перехресних перешкод між джозефсонівськими приладами у джозефсонівських логічних матрицях, що їх викликають перехідні процеси струму при перемиканні приладу Також, вольт-амперна характеристика приладу з тунельним переходом Джозефсона, як відомо, має нестабільну зону, що відповідає низьким напругам Якщо спробувати прикласти напругу зміщення у нестабільній зоні, точка спрацьовування приладу скакатиме між станом надструму (V = 0) та станом кінцевої величини напруги (V не = 0, як правило V = 2 ДЕЛЬТА, напруги щілини надпровідника) Цю проблему називають релаксаційними коливаннями Отже, звичайний прилад на переході Джозефсона виявився не в змозі водночас задовільними трьом вимогам, тобто 1) зменшення розміру приладу для досягнення високої густини компонування інтегральних схем, 2) висока чутливість, що забезпечує широку межу дії, та 3) ідеальна ІЗОЛЯЦІЯ МІЖ струмами вхідного й вихідного сигналів приладу Усі ЦІ три вимоги є обов'язковими для компонентів майбутніх електронних комп'ютерів для забезпечення стабільної та високошвидкісної дії логічних схем Іншим недоліком технології джозефсонівських переходів є велика КІЛЬКІСТЬ етапів обробки, що їх треба пройти у виробництві приладів Основним фактором, визначальним для ефективності процесів в інтегральних схемах та виходу придатних схем, є КІЛЬКІСТЬ етапів, що складають процес Наприклад, якщо процес складається з дванадцяти етапів, і очікуваний вихід придатних на кожному етапі становить дев'яносто ВІДСОТКІВ, ТОДІ загальний вихід дієвих приладів по закінченні усіх дванадцяти етапів буде дорівнювати 0,912, або приблизно 28% Однак, якщо процес складається з восьми етапів, і на кожному з них ймовірність одержання придатного пристрою становить дев'яносто ВІДСОТКІВ, кінцевий вихід придатних по закінченні зазначеного процесу з восьми етапів дорівнюватиме 0,98, або 43% Отже, суто зменшення КІЛЬКОСТІ етапів дає покращення показника виходу придатних без будь-якого підвищення якості обробки Крім того, велика КІЛЬКІСТЬ етапів обробки, створює проблеми з прилипанням, покриття ступеньки та пошкодженням раніше нанесених шарів Чим довша тривалість виробництва, тим меншою є КІЛЬКІСТЬ приладів, що пройдуть увесь процес виготовлення Процес виробництва логічних інтегральних схем з переходом Джозефсона включає приблизно 12 етапів осадження, 12 етапів фоторезисту, етап анодування і етап формування бартеру переходу Як правило, процес включає нанесення чотирьох надпровідникових шарів, а саме земляний шар, нижній елеісгрод Джозефсона, протилежний джозефсонівський елеісгрод та лінії управління Міжз'єднання, контури інтерферометра та ІНШІ схемні елементи сформовано з останніх трьох шарів Кожен надпровідниковий шар відокремлюється від суміжного надпровідникового шару ізолюючим шаром, який виготовляється у такій формі, щоб забезпечити наскрізні отвори, потрібні для електричних міжшарових з'єднань Нанесення резисторів, додаткових ізолюючих шарів з метою збільшення індуктивності, пасивуючих шарів та анодування є етапами, які виконуються для завершення виконання схеми Таким чином, виявляється, що у цьому процесі потрібні, щонайменше, дев'ять тонких плівок і етапів формування Отже, бажаним є зменшення КІЛЬКОСТІ етапів обробки, що потрібні для формування логічних схем Технологія перемикачів, що подібна до технологи джозефсонівських переходів і відома вже приблизно ЗО років, - це пороговий перемикач на елементах Овшинського Цей прилад розпочинає роботу у закритому або непровідному стані, і потрібна критична напруга, щоб перемкнути його у відкритий стан Його вольт-амперна характеристика має вигляд, подібний до характеристики джозефсонівського переходу, якщо поміняти місцями осі струму та напруги Як і у випадку переходу Джозефсона, швидкість перемикання цього приладу обмежується електричною ємністю приладу, однак, оскільки ці прилади мають більшу товщину, вони характеризуються і меншою електричною ємністю за певної літографи Крім того, потенціал порогових перемикачів на елементах Овшинського щодо швидкодії/ енергоспоживання виглядає краще порівняно з кремнієвими і арсенід галієвими технологіями, а також практичними втіленнями джозефсонівської логіки Тепер, коли кінець значним збільшенням густини компонування у кремнієвій технології вже близько, у складних логічних схемах заявилась нагальна потреба у більш досконалій технології майбутнього, що замінить собою кремнієві транзистори Тому, одна з цілей цього винаходу полягає у тому, щоб визначити нову серію логічних елементів, де як ЛОГІЧНІ елементи застосовуються халькогенідні порогові перемикачі на елементах Овшинського Цей винахід визначає схему, що виконує логічну операція і складається, принаймні, з одного логічного елементу Кожен логічний елемент містить перший халькогенідний пороговий перемикач, з'єднаний одним кінцем з точкою активації, а іншим кінцем з другим халькогенідним пороговим перемикачем, принаймні, один вхідний резистор, що його одним кінцем увімкнено між першим та другим пороговими перемикачами, а іншим кінцем до єдиної вхідної точки, третій пороговий перемикач, один кінець якого з'єднаний з другим пороговим перемикачем у контактній точці, протилежній з'єднанню першого та другого пороговых перемикачів, другий пороговий перемикач злєднано другим його кінцем з точкою повернення у початковий стан, і вихідну точку з контактом між другим та третім пороговими перемикачами Цей винахід також описує формувач дисплею 46076 10 для застосування у дисплеї з плоским екраном, що має лінії управління по рядах та колонках Формувач дисплею складається з численних логічних елементів, де кожен логічний елемент має перший і другий халькогенідні порогові перемикачі, що їх з'єднано послідовно, принаймні один вхідний резистор, і кожен таких вхідний резистор з'єднано одним його кінцем з контактом між першим та другим пороговими перемикачами, а іншим кінцем - з ЄДИНОЮ ВХІДНОЮ ТОЧКОЮ На Фігурі 1 зображено циклічну зміну потужності у чотирифазовому циклі керування для формування двовивідної логіки, що м спеціально показано у випадку чотирифазового циклу керування, де кожен наступний тактовий імпульс має фазове зміщення на 90° порівняно з попереднім, На Фігурі 2 показано, як чотирифазовий цикл управління дає змогу передати логічний вихідний сигнал логічної схеми до наступної логічної схеми у логічному ланцюзі, не впливаючи на ІНШІ ЛОГІЧНІ схеми у такому логічному ланцюзі, На Фігурі 3 зображено циклічну зміну потужності у випадку трифазового циклу керування для формування двовивідної логіки, що и спеціально показано для випадку трифазового циклу управління, де кожен наступний тактовий імпульс має фазове зміщення на 120° порівняно з попереднім, На Фігурі 4 показано інвертуючий буфер з одним входом, який на виході дає підсилений інвертований вхідний сигнал, На Фігурі 5 зображено логічну схему з кількома входами, яка виконує логічну операцію, використовуючи для цього ДВОВИВІДНІ халькогенідні перемикачі Ця схема також здійснює інверсію і підсилення, Фігура 6 зображує нешвертуючий буфер, який складається з двох інвертуючих схем, що їх показано на Фігурі 3, так, що вихідний сигнал першого інвертора подається на вхід другого інвертора При такій побудові схеми вхідний сигнал, по суті, передається через усю схему і набуває помірного підсилення потужності, Фігура 7 зображує логічну схему інвертора з одним входом, що виконує логічну операцію за допомогою трьох двовивідних халькогенідних порогових перемикачів, На Фігурі 8 зображено циклічну зміну потужності у випадку трифазового циклу управління для формування логічних елементів, що складаються з трьох двовивідних халькогенідних порогових перемикачів, де третій пороговий перемикач застосовується для переведення вихідного сигналу у первісний стан, Фігура 9 зображує логічну схему з кількома входами, яка виконує логічну операцію, використовуючи для цього три ДВОВИВІДНІ халькогенідні порогові перемикачі, На Фігурі 10 показано рядний регістр зсуву, що застосовується для зсуву сигналу вибору до кожної наступної рядкової лінії, На Фігурі 11 зображено схему рядкового формувача для активування рядкових ЛІНІЙ та подавання високого формувального струму до рядкових ЛІНІЙ, На Фігурі 12 зображено схему колонкового регістру зсуву для зсуву цифрових багатобітних да 11 46076 12 мо технічні обмеження логічної серії порівняно із можливостями логічної серії порогових перемикаНа Фігурі 13 зображено схему декодера два-учів ВІДПОВІДНО до цього винаходу із посиланнями чотири, що застосовується для декодування рівнів на фігури напруги, Фігура 14 зображує цифро-аналоговий переОдним з технічних питань, що називались витворювач, що застосовується для подавання анаще, є така властивість елементу / перемикача, як логової напруги до кожної з колонок фіксування стану Двовивідний халькогенідний пороговий перемикач, такий як пороговий перемиЛогічна серія визначається як набір усіх можкач на елементах Овшинського (OTS), має зазналивих логічних схем, що їх можна побудувати із чену властивість Тобто, по досягненні порогового застосуванням певного логічного елементу чи пезначення напруги OTS вмикається, і струм прохоремикача У цьому випадку винахідники розробили дить крізь нього Після такого увімкнення OTS залогічну серію, що грунтується на застосуванні дволишатиметься у такому стані, аж доки струм, що вивідних халькогенідних перемикачів Матеріали протікає крізь нього, не впаде нижче критичного та процеси побудови таких перемикачів і їх електзначення, відомого як струм утримання ронні характеристики добре ВІДОМІ З попереднього рівня техніки, і, як такі, не будуть тут повторно виДля забезпечення вимикання, коли це потрібкладатись но, логічних елементів/ OTS логічної серії ВІДПОВІДНО до цього винаходу треба зупини проходження Для застосування у комп'ютерній техніці логічструму через них Одним з способів здійснення на серія має відповідати ряду фундаментальних цього є використання чотирифазової системи вимог, серед яких у першу чергу слід відзначити управління Фігура 1 зображує сигнали потужності здатність перетворювати двоїчну "одиницю" у двоу чотирифазовій системі управління Тут видно, ічний "нуль" і навпаки Ця операція відома як інвещо кожна з чотирьох стадій системи тактових сигрсія Друга найбільш важлива вимога формулюналів відрізняється за фазою від попередньої на ється як здатність виконувати логічну операцію 90° Така чотирифазова система управління дає Звичайними логічними операціями є І, АБО, 1І I, -— змогу здійснювати належне передавання даних від АБО-НІ тощо Є і ІНШІ, але будь-якої з названих однієї логічної схеми до іншої Щоб уявити, як це буде достатньо Третьою важливою вимогою до здійснюється, подивиться на блок-схему, зобралогічної серії є її здатність підсилювати сигнал жену на Фігурі 2 Тут показано момент тактового Тобто, вихід однієї логічної схеми повинен бути циклу, коли наявні сигнали стадій 0 та 1, а сигнали спроможним відігравати роль вхідного сигналу для стадій 3 та 4 - відсутні У цей момент логічна схеодразу кількох інших схем І, нарешті, якщо логічма, на яку подано сигнал управління 0, виконала ний елемент чи перемикач має таку властивість, свою логічну операцію і передає вихідний сигнал як фіксування стану (тобто прилад автоматично не на наступну логічну схеми (чи схеми) вздовж логівимикається, а має вимикатись ззовні), необхідно чної доріжки, куди подано сигнал управління стадії забезпечити засоби для повертання елементу / 1 Отже, ЛОГІЧНІ схеми, на які подано тактовий сигперемикача у початковий стан, щоб він міг далі нал стадії 1, "переходять у стан " 1 " " Слід зазначивиконувати операції перемикання Якщо елемент / ти, що, оскільки тактові сигнали стадій 2 і 3 відсутперемикач і уся логічна серія, побудована на ньоні у цей час, ЛОГІЧНІ схеми та їх OTS закриті, і му, задовольняє цим вимогам, їх можна застосоінформація не передається у ці схеми чи з них (це вувати у комп'ютерній ЛОГІЦІ сприяє перешкодозахищеності) Як тільки ЛОГІЧНІ Наведене вище являє собою суто технічні висхеми з наявним тактовим сигналом стадії 1 встамоги до логічної серії, у той час як для цілей пракновлюються у " 1 " , сигнал стадії 0 падає, і вмикатичної реалізації до елементів / перемикачів висується сигнал стадії 2 Тепер логічний вихідний сигваються і ІНШІ важливі інженерні вимоги Понал логічних схем, що управляються тактовим перше, слід зазначити, що швидкість перемикання сигналом стадії 1, передається до логічних схем, елементу/ перемикача прямо пов'язана із швидкощо управляються сигналами стадії 2 Потім падає дією компьютера, отже, чим нижча швидкість песигнал управління стадії 1, а виникає сигнал ремикання елементу / перемикача, тим більш управління стадії 3 Цикл закінчується, коли зникає швидким може бути компьютер Крім того, розмір сигнал стадії 2, а тактовий сигнал стадії 0 знову приладу прямо визначає максимально можливу заявляється Хоча Фігура 1 зображує чотирифазогустину компонування схем Також, при побудові ві тактові сигнали, де тривалість увімкненого та схеми до уваги слід приймати і потужність, розсіювимкненого періодів однакова (тобто з 50% коефівану приладом, так, щоб теплова енергія, яка гецієнтом заповнення), коли фаза наступного відрізнерується, належним чином усувалась А ще ЛОГІняється від фази попереднього на 90°, є багато ЧНІ схеми мають бути досить стійкими до шуму інших способів втілення чотирифазових сигналів Тобто перешкодозахищеність елементу / перемиуправління Чотирифазові сигнали керування добкача має бути досить високою, щоб до системи не ре ВІДОМІ у техніці двовивідної логіки, і їх описано потрапили несправжні сигнали І, нарешті, виробW F Chow, "Principles of Tunnel Diode Circuits", ничі витрати (тобто вартість сировини, здійснення John Wiley & Sons, Inc 1964, pp 253-254 виробничих операцій, оплата праці тощо) є ще одним обмеженням у практичному втіленні будьПобудову логічних схем з застосуванням хальякої нової логічної серії когенідних порогових перемикачів можна здійснити, використовуючи трифазову систему тактових Запропонована логічна серія, що грунтується сигналів На Фігурі 3 зображені сигнали потужності на двовивідних халькогенідних перемикачах, віддля випадку трифазової системи управління Три повідає усім зазначеним технічним і інженерним стадії трифазової системи тактових сигналів повимогам до логічної серії Спочатку, ми обговориних рівня напруги до ВІДПОВІДНИХ КОЛОНОК, 13 46076 значено як С1, що відповідає "стадії 1", С2 - для "стадії 2" та СЗ - для "стадії 3" Кожна з трьох стадій управління відрізняється за фазою від попередньої на 120° У трифазовій системі кожен цикл певної фази поділяється на три сегменти Впродовж першого сегмента стадія логіки встановлюється у " 1 " Під час другого сегменту стадія передає свій сигнал наступній стадії логіки Впродовж третього сегменту вихідний сигнал стадії повертається до потенціалу землі Для побудови трифазової схеми управління треба поділити ЛОГІЧНІ елементи, що складають логічну схему, на групи, що відповідають стадії 1, стадії 2 та стадії 3 Стадія, що відповідає тому чи іншому елементу, залежить від його розташування у схемі відносно до інших елементів та входу схеми Виводи CLK елементів стадій 1, 2 та 3 будуть з'єднані із контактами С1, С2, СЗ, ВІДПОВІДНО, з яких знімаються тактові сигнали, що відрізняються за фазою Ще одна технічна вимога до логічної серії полягає у її здатності перетворювати двоїчну "одиницю" на двоїчний "нуль" і навпаки Це називається ІНВЕРСІЄЮ На Фігурі 4 зображено схему "ІНВЕРТОРА", яка показує здатність логічної серії, що розглядається, виконувати операцію ІНВЕРСІЇ Цю схему можна також розглядати, як інвертуючий буфер, оскільки сигнал лише інвертується і передається у наступну схему без виконання логічної операції У цій схемі наявні два OTS OTS1 та OTS2, з'єднані послідовно Точка А входу даних з'єднана з вхідним резистором R1, який, в свою чергу, увімкнений між двома OTS Сигнал потужності управління подається на вивід CLK OTS1, протилежний точці з'єднання R1, OTS1 та OTS2 Вивід другого перемикача OTS2, протилежний точці з'єднання R1-OTS1-OTS2, з'єднано з землею (GND) через резистор R3 Точка виводу даних виходить з-поміж другого перемикача OTS2 та резистора R3 Взагалі, величина електричного опору резистора R1 значно більша від R3 Під час дії цієї схеми рівень тактового сигналу високий, тобто схему увімкнено і потенціал на CLK -високий ВІДПОВІДНО, якщо вхідний сигнал А також з високим рівнем, напруга на OTS1 не є достатньою, щоб викликати його перемикання, тобто для того, щоб перевищити його порогове значення напруження Отже, потенціал на виході OUT низький І навпаки, якщо вхідний сигнал А має низький рівень, напруга на OTS1 буде достатньою для перевищення порогового рівня, і імпеданс перемикача впаде Це створює достатньо великий потенціал між контактами OTS2, такий, що змушує його перемкнутись, і потенціал вихідного сигналу зростає до високого рівня Ще однією вимогою, що висувається до логічної серії, є її здатність виконувати ЛОГІЧНІ операції Фігура 5 зображує схему, що відповідає даній ЛОГІЧНІЙ серії, яка задовольняє названій вимозі Ця схема, в принципі, є тією самою, що і схема ІНВЕРТОРА, зображена на Фігурі 4, за винятком наявності додаткового входу В з ВІДПОВІДНИМ ВХІДНИМ резистором Отже, тепер є два входи А та В, кожен з яких має свій ВІДПОВІДНИЙ ВХІДНИЙ резистор R1 та R2 Резистор заземлення позначено на цій схемі як R3 Як і в схемі ІНВЕРТОРА, значення електричного опору резисторів R1 та R2 значно 14 перевищує значення резистора R3 Ця схема працює дуже подібно до ІНВЕРТОРА з Фігури 3, з тією ВІДМІННІСТЮ, що у цьому випадку наявні два входи, і над вхідними сигналами виконується логічна операція Як і раніше, під час роботи цієї схеми потенціал на CLK є високим Якщо вхідний сигнал на будь-якому з входів А чи В є високим, або обидва ВХІДНІ сигнали на А та В є високими, OTS1 не перемкнеться Отже, не перемикається і OTS2, і вихідний сигнал залишається низьким Однак, якщо обидва ВХІДНІ сигнали на А та В матимуть низький рівень, OTS1 перемкнеться Це спричинить появу високого потенціалу між виводами OTS2 і його перемикання, що в свою чергу призводить до появи високого потенціалу на виході OUT схеми Залежно від системи позначень, що застосовується, це буде елементом І-Ні чи АБО-НІ Тобто, якщо низький потенціал відповідає логічному "О", а високий - ЛОГІЧНІЙ " 1", схема діє як елемент АБО-НІ Навпаки, якщо низький потенціал вважається логічною "1", а високий - "О", схема буде діяти як елемент І-НІ Зміна порогової напруги перемикачів так, що будь-який вхідний сигнал з низьким рівнем викличе перемикання OTS1, також перетворить логічний елемент АБО-НІ на І-НІ Коло логічних елементів, що виконують ЛОГІЧНІ операції, не обмежується лише зображеними на Фігурі 5 з двома вхідними сигналами Використовуватись може будь-яка КІЛЬКІСТЬ ВХІДНИХ резисторів Більше того, значення вхідних резисторів не повинні обов'язково бути однаковими Ще одним прикладом Логічної схеми з логічної серії ВІДПОВІДНО до цього винаходу є нешвертуючий буфер, зображений на Фігурі 6 Це, по суті, два інвертуючі буфери, з'єднані так, що вихідний сигнал першого інвертора є вхідним сигналом для другого інвертора Отже, впродовж одного тактового циклу сигнал інвертується і ре-швертується Отже, по суті, сигнал проходить через схему незмінним Як і раніше, значення електричного опору резисторів R1 та R2 значно більші від резисторів заземлення R3Ta R4 І остання технічна вимога полягає в тому, що логічна серія повинна мати підсилювальну спроможність Описані тут схеми забезпечують підсилення завдяки своїх внутрішній природі Вихідний сигнал на виводі OUT кожної з зазначених схем зростає майже до рівня сигналу управління (силового сигналу), тобто потенціалу на CLK, а вихідний імпеданс значно нижчий від вхідного Отже, немає потреби у будь-яких додаткових схемах підсилення Таким чином, усі вимоги до логічної серії виконано Хоча у цьому викладенні подано конкретні схеми, що належать до логічної серії, що розглядається, вони є суто ілюстративними і не мають на меті обмежити обсяг цього винаходу Фахівцям у цій галузі повинно бути зрозуміло, як можна побідувати численні ІНШІ схеми у межах запропонованої логічної серії, які будуть виконувати завдання, аналогічні до тих, що їх викладено тут Логічна серія схем, що виконують ЛОГІЧНІ операції, може також включати такі, де замість резистора, з'єднаного з землею, використовується третій перемикач OTS На Фігурі 7 зображено варіант втілення цього винаходу із застосуванням трьох 15 46076 16 OTS OTS1 з'єднано одним кінцем з OTS2, а іншим якщо вихідна напруга висока, різниця потенціалів кінцем - з виводом CLK+ Вивід CLK+ є точкою між виходами OTS3 виявляється достатньою, щоб активації логічного елементу У цьому варіанті OTS3 перемкнувся Коли OTS3 перемкнеться, вивтілення, один вхідний резистор з'єднано одним хідна напруга впаде до низького рівня, і, таким кінцем з проміжною точкою з'єднання OTS1-OTS2 чином, логічний елемент повернеться у початкоІнший кінець вхідного резистора R1 служить як вий стан між циклами управління єдиний вхід А Третій перемикач OTS - OTS3 Застосування третього OTS для повернення з'єднано одним кінцем з OTS2 у точці, протилежній логічного елемента у початковий стан являє сомісцю з'єднання OTS1-OTS2 Інший кінець OTS3 бою значну перевагу, особливо у випадку, коли служить виводом CLK- Вивід CLK- є точкою перевихідна ЛІНІЯ довга, що створює значну електричну ведення у початковий стан логічного елементу І, ємність навантаження Тоді постійна часу RC, що є нарешті, точка виходу OUT виходить з-поміж добутком електричної ємності навантаження та OTS2-OTS3 резистора навантаження, набуде високої величини, і розрядження ємності навантаження являтиме ЛОГІЧНІ елементи ВІДПОВІДНО ДО ЦЬОГО винаходу собою основну затримку у часі спрацьовування застосовують багатофазове управління Така балогічного елементу Використання третього OTS гатофазова система управління може бути чотизамість резистора навантаження вирішує цю прорифазовою із 50% коефіцієнтом заповнення імпублему У схемі на Фігурі 7 ключова перевага поляльсної ПОСЛІДОВНОСТІ чи трифазовою Більш гає в тому, що таж сама густина електричного прийнятним є застосування трифазової системи струму через OTS використовується і для заряуправління На Фігурі 8 зображено трифазову сисдження, і для розрядження вихідної ємності Це тему тактових сигналів, що може застосовуватись робить елемент майже ідеальним Він досить маз цим винаходом С1+, С2+ та СЗ+ з'єднані з виволий за розміром і, водночас, здатний пропускати дами CLK+ (точками активації) логічних елементів, імпульс струму з тим лише обмеженням, що велиВІДПОВІДНО, першої, другої та третьої стадій Також, чина струму має відповідати характеристикам конС1-, С2- і СЗ- з'єднані з виводами CLK- (точка потактів Схема, зображена на Фігурі 7, демонструє вернення у початковий стан) логічних елементів, ЛОГІЧНІ характеристики ІНВЕРСІЇ і називається тут ВІДПОВІДНО, першої, другої та третьої стадій логічним елементом "ВДОСКОНАЛЕНИЙ ІНВЕРЯк зазначалось вище, ключова ВІДМІННІСТЬ МІЖ ТОР" ЦІЄЮ схемою та схемою Фігури 4 полягає в тому, що резистор навантаження замінено третім приСхема, подана на Фігурі 7, застосовує лише ладом OTS Замість увімкнення резистора у ланодин вхідний резистор Однак, ВІДПОВІДНО ДО ЦЬОГО цюзі землі використовується третій прилад OTS, винаходу можна використовувати будь-яку КІЛЬна який подається тактовий імпульс повернення КІСТЬ ВХІДНИХ резисторів ВХІДНІ резистори можуть до початкового стану з виводу CLK-, який набуває мати однакові чи різні значення електричного опопопередньо визначеної негативної величини нару, що залежить від конкретного застосування пруги і впродовж фази повернення до початкового Більше того, набір вхідних резисторів можна замістану нити більш загальною функцією входу, що має один чи кілька входів, з ЛІНІЙНОЮ ЧИ нелінійною У логічному елементі, зображеному на Фігурі електронною системою, яка діє на ці входи, і з ви7, при застосуванні сигналів управління, показаних ходом, увімкненим між OTS1 та OTS2 на Фігурі 8, впродовж перших двох фаз трифазового циклу управління, тобто фаз "встановлення Варіант втілення цього винаходу із застосу"1""та "переходу", потенціал на CLK+ набуває наванням двох вхідних резисторів зображено на Фіперед визначеного високого значення Якщо вхідгурі 9 Подібно до схеми, поданої на Фігурі 5, схений сигнал А також має високий рівень, напруга на ма Фігури 9 виконує логічну операцію Якщо будьOTS1 не перевищить поріг, і OTS1 не зможе переякий з вхідних сигналів на А чи В має високий рімкнутись Більше того, високий вхідний сигнал А є вень, або обидва ці ВХІДНІ сигнали мають високий недостатнім для перемикання OTS2 Отже, вихідрівень, OTS1 не перемикається Отже, не перемина напруга на OUT буде низькою кається і OTS2, та вихідний сигнал має низький рівень Однак, якщо обидва ВХІДНІ сигнали на А та Якщо вхідний сигнал А низький, напруга на В мають низький рівень, OTS1 перемикається Це CLK+ буде достатньою, щоб створити напругу на спричинює появу достатньо високої напруги на OTS1, більшу від порогового рівня, і OTS1 перемкOTS2 так, що він перемикається, і вихід на виводі неться Після перемикання OTS1 потенціал на OUT стає високим Залежно від використовуваної OTS2 також сягне рівня вище порогу, і OTS2 песистеми позначень цей елемент є логічним елеремкнеться, спричинюючи появу високого рівня ментом АБО-НІ чи І-НІ Отже, якщо низький потенвихідної напруги Під час перших двох фаз трифаціал є логічним "О", а високий - логічною " 1 " , цей зового циклу управління напруга на CLK- встановелемент є елементом АБО-НІ І навпаки, якщо за люється такою, щоб OTS3 не перемкнувся, неза" 1 " вважається низький потенціал, а за "О" - висолежно від рівня вхідної напруги на А (високого чи кий, схема діятиме як логічний елемент І-НІ Ми низького) назвали цю схему логічним елементом "ВДОСКОПід час третьої фази (фази повернення у поНАЛЕНИЙ АБО-НІ" чатковий стан) трифазового циклу управління напруга, що подається на CLK-, зменшується до рівЛОГІЧНІ елементи із застосуванням халькогеніня, який вибирають так, щоб OTS3 перемкнувся, дних порогових перемикачів можуть використовуякщо вихідна напруга висока У випадку, коли виватись як інтегральні схеми формувачів у різномахідна напруга буде низькою, напруга на OTS3 не нітних типах ланцюгів Зокрема, їх можна перевищить поріг, і OTS3 не перемкнеться Однак, використовувати як інтегральні схеми формувачів 18 17 46076 для дисплеїв з плоским екраном Зараз найбільш вана величина передається на вихід наступного важливим чинником у загальній вартості дисплеїв елемента Таким чином, якщо рівень на виході з плоским екраном є вартість периферійних ланпершого елемента високий, то після першого цикцюгів, які електрично управляють рядками і колонлу управління рівень на виході наступного елемеками дисплея Зараз ці ланцюги являють собою нта буде низьким Отже, у процесі роботи, ВХІДНІ інтегральні схеми КМ ОН-структур и із застосувансигнали, що з'являються на виході регістру, інверням кристалічного кремнію, які прикріпляються до туються і передаються до наступного елементу скляної панелі дисплею Схема активації кожної з рядкових ЛІНІЙ включає також засоби формування ряду Засоби форДля побудови таких ланцюгів управління замування ряду для активування рядкових ЛІНІЙ у стосовуються і пол і кристалічні кремнієві транзисдисплеях на рідких кристалах повинні бути здаттори Такі транзистори виконують безпосередньо ними пропускати високий струм управління на дина склі дисплею, що значно зменшує його вартість, сплей, як правило більший від 100 міліампер Фіоскільки не виникає потреби у підключенні окрегура 11 показує варіант втілення частини загальної мих ланцюгів управління На жаль, полікристалічні схеми рядкового формувача, що управляє рядком кремнієві транзистори мають продукуватись за Схеми рядкового формувача для кожної лінії рядвисоких температур обробки, і це змушує викориска складаються з вдосконаленої схеми ІНВЕРСІЇ, товувати дорогі кварцові основи Додаткові витраде резистор заземлення замінено третім OTS, що ти на кварцову основу перекривають економію від його підключено до GND, точки землі Цю схему інтегрування формувачів позначено як ВДОСКОНАЛЕНИЙ ІНВЕРТОР ТочРобились спроби використання тонкоплівкових ки активації кожної з схем ВДОСКОНАЛЕНОГО транзисторів з аморфного кремнію для побудови ІНВЕРТОРА з'єднано з спільною точкою активації таких ланцюгів управління, оскільки такі транзисСпільна точка активації запускається тактовим тори можуть осаджуватись за низьких температур сигналом, зображеним на Фігурі 11, як "ТРИГЕР" на звичайних скляних основах Однак ці транзисТочки повернення у початковий стан кожного з тори мали надто низькі показники щодо допустиВДОСКОНАЛЕНИХ ІНВЕРТОРІВ, зведені у спільну мого струму порівняно з тими, що вимагались у точку повернення у початковий стан Важливість схемах управління плоскими дисплеями, і ці спротретього OTS вже обговорювалась вище Він може би виявились невдалими забезпечити ідеальні характеристики перемикання У цьому винаході застосовуються ЛОГІЧНІ елепід час високого струмового навантаження менти, що використовують халькогенідні порогові перемикачі для виконання логічних функцій периПід час послідовних тактових імпульсів рядкоферійних ланцюгів Халькогенідні порогові перевий регістр зсуву пересилає і інвертує ПОСЛІДОВмикачі характеризуються високими значеннями НІСТЬ даних на вході першого логічного елемента допустимого струму, що дає змогу використовуваІНВЕРТОР у з'єднаній ПОСЛІДОВНОСТІ ІНВЕРТОРІВ ти їх як формувачі дисплеїв Вони можуть також Вхідну ПОСЛІДОВНІСТЬ позначено як "ПОСЛІДОВнаноситись при низьких температурах і є сумісниНІСТЬ, ЩО ЗСУВАЄТЬСЯ" на Фігурі 10 Інвертоми із звичайними скляними основами вана ПОСЛІДОВНІСТЬ даних з'являється на виходах першого, третього та п'ятого логічних елементів Ланцюги, необхідні для виконання периферійрегістра зсуву після першого, третього та п'ятого ної логічної функції, включають рядкові та колонтактових імпульсів Це виходи OUT1, OUT2 та кові формувачі Рядкові формувачі використовуOUT3, ВІДПОВІДНО Зазначені ВИХІДНІ сигнали подаються для того, щоб активувати одну ЛІНІЮ ються на входи IN1, IN2 та IN3 кожного з ВДОСдисплею, а колонкові формувачі встановлюють КОНАЛЕНИХ ІНВЕРТОРІВ у частині схеми управпевне значення інтенсивності у кожному елементі ління рядками загальної схеми формувача рядків, вздовж цієї лінії Ланцюги рядкових формувачів як показано на Фігурі 11 Таким чином, зсув ВІДПОвключають регістр зсуву, який передає сигнал виВІДНИХ послідовностей даних (тобто ПОСЛІДОВбору до кожного наступного ряду, і схеми управНОСТІ, ЩО ЗСУВАЄТЬСЯ) на вході рядкового ління рядом для кожного ряду дисплею регістру зсуву, який зображено на Фігурі 10, далі Регістр зсуву передає і зберігає ПОСЛІДОВНІСТЬ активує і належним чином управляє Спільними цифрових вхідних даних Одним з варіантів втіЛІНІЯМИ 1, 2 та 3, показаними на Фігурі 11 лення регістру зсуву є з'єднана ПОСЛІДОВНІСТЬ ЛОГІЧНИХ елементів типу ІНВЕРТОР Схему ІНВЕРТОФормувач колонки складається з трьох підсисРА ми розглядали вже раніше, і її зображено на тем, а саме колонкових засобів зсуву для передаФігурі 4 ІНВЕРТОРИ з'єднано у такий спосіб, що вання ПОСЛІДОВНОСТІ цифрових даних про інтенсивихід одного ІНВЕРТОРА з'єднано з єдиним вховність в елементі, декодеру для перетворення дом наступного ІНВЕРТОРА у цій з'єднаній ПОСЛІцифрових даних про інтенсивність в елементі у ДОВНОСТІ цифровий вихідний сигнал декодера, і цифровий перетворювач для перетворення цифрового вихіВаріант втілення рядкового регістру зсуву зодного сигналу декодера на аналогові дані про інбражено на Фігурі 10 Тут застосовується трифатенсивність в елементі зова система сигналів управління На вивід CLK кожного елемента ІНВЕРТОР подається відповідНа Фігурі 12 наведено варіант втілення засобів на фаза (С1, С2 чи СЗ, як зображено на Фігурі 3) колонкового зсуву Зображений тут колонковий трифазного сигналу управління Резистори заземрегістр зсуву подібний до рядкового регістру зсуву, лення кожного з логічних елементів з'єднані з єдиподаного на Фігурі 10 Регістр зсуву складається з ною точкою землі ПОСЛІДОВНОСТІ ІНВЕРТОРІВ, де вихід одного ІНВЕРТОРА подається на вхід наступного інвертора Під час кожного циклу управління рівень нау такій з'єднаній ПОСЛІДОВНОСТІ Регістр зсуву перепруги на виході елементу інвертується, і інверто 20 19 46076 дає цифрові багатобітні дані про рівень напруги до пчні елементи ВДОСКОНАЛЕНІ АБО-НІ, зображені ВІДПОВІДНИХ колонок на Фігурі 9 Регістр зсуву, зображений на Фігурі 12, є втіОстанньою системою у колонковому формуленням чотирирівневої шкали сірого Дві цифрові вачі системи є цифровий перетворювач, який повеличини - DO та D1 - потрібні для того, щоб трібен для перетворення цифрового сигналу, що представляти чотири рівні сірого для кожної колонадходить з схеми декодера, на аналогову велинки дисплея з плоским екраном Щоб правильно чину, що визначає рівень сірого для кожної з колореалізувати цей варіант втілення системи управнок Цифровий перетворювач вибирає аналоговий ління колонками ВІДПОВІДНО до цього винаходу, вихід залежно від значень цифрових вхідних сигчотири величини даних мають зсуватись у регістр налів зсуву для кожної колонки дисплею Ці чотири веФігура 14 зображує варіант реалізації цифроличини являють собою ПОСЛІДОВНІСТЬ (-DO, DO, -D1 вого перетворювача у вигляді цифро-аналогового та D1) -DO і -D1 є комплементарними величинами перетворювача, який включає численні ЛОГІЧНІ до DO та D1, ВІДПОВІДНО Отже, якщо DO є високим елементи, де кожен елемент складається з хальрівнем, - DO є низьким рівнем когенідних порогових перемикачів Кожен логічний елемент складається з першого OTS, з'єднаного Дані, представлені цифровою ПОСЛІДОВНІСТЮ одним кінцем з другим OTS та іншим кінцем з точзначень (-DO, DO, -D1 та D1), повинні декодуватись кою аналогової напруги У кожному логічному елетак, щоб кожна конкретна цифрова ПОСЛІДОВНІСТЬ менті вхідний резистор увімкнено одним кінцем у перетворювалась на єдине значення напруги, що точці між двома OTS Інший кінець вхідного резисмає прикладатись до колонки Взагалі, цю функцію тору є окремою точкою входу Спільна точка виховиконують декодери Варіант втілення декодера ду цифро-аналогового перетворювача з'єднана з проілюстровано Фігурою 13 Тут зображено схему другим пороговим перемикачем кожного логічного декодера, що складається з численних логічних елемента у точці, протилежній місцю з'єднання елементів, кожен з яких являє собою елемент першого та другого порогових перемикачів Ця АБО-НІ з двома вхідними сигналами Точка актиспільна вихідна точка цифро-аналогового перевації кожного х елементів АБО-НІ з'єднана із спітворення має контакт з одним кінцем резистора, льною точкою активації Кожна з логічних схем що його увімкнено у ланцюзі тактових сигналів АБО-НІ має дві ВХІДНІ ТОЧКИ, вибрані з ПОСЛІДОВНОІншій кінець цього резистора служить точкою актиСТІ (-DO, DO, -D1, D1) вації На точку активації подається тактовий сигРобота кожного з логічних елементів з двома нал, що запускає, CLK входами вже пояснювалась вище Коротко кажучи, якщо будь-який з вхідних сигналів ячи обидва ВХІЦифро-аналоговий перетворювач вибирає виДНІ сигнали мають високий рівень, жоден з OTS не хідну величину з набору величин (V0 V1, V2, V3) перемкнеться, і вихід матиме низький рівень ОдВибраний вихід залежить від того, які ВХІДНІ велинак, якщо обидва ВХІДНІ сигнали мають низький чини декодера (00, 01, 10, 11) мають низький рірівень, обидва OTS перемкнуться, і вихід матиме вень Якщо, наприклад, вхід 00 має високий рівисокий рівень Отже лише одна комбінація вхідвень, напруга на OTS1 не буде достатньою для них величин встановлює високий рівень на виході перемиканіня OTS1 Однак, коли вхід 00 має висологічного елемента Ця ідея застосовується у реакий рівень, напруги на OTS1 вистачить для того, лізації схеми декодера, зображеній на Фігурі 13 що він перемкнувся Отже, буде вибрано аналогоНа два виходи кожного з логічних елементів подаву напругу, і вона з'явиться на спільному виході ється конкретна комбінація цифрових даних (-D0, цифро-аналогового перетворення, коли тактовий DO, -D1, D1) Можливі такі варіанти вхідних сигнасигнал набуде ВІДПОВІДНОГО значення лів логічних елементів (-DO, -D1), (DO, -D1), (-D0, Рядкові І КОЛОНКОВІ формувачі, описані вище, D1) та (DO, D1) Комбінацію вхідних сигналів вибиможуть застосовуватись і для інших цілей, окрім рають таким чином, щоб, незалежно від того, якидисплеїв з плоским екраном До таких інших зами будуть величини DO та D1, лише одна комбінастосувань належать рядкові і колонкові схеми ція була такою (низький, низький), і лише один з управління цифрових ЗП та датчиків виходів логічних елементів матимевисокий рівень Хоча цей винахід описано у зв'язку з більш прийнятними варіантами втілення і процедурами, Варіант реалізації схеми декодера, зображетреба розуміти те, що винахід не обмежується ний на Фігурі 13, призначено для декодування описаними варіантами втілення і процедурами двох цифрових входів DO і D1 Декодування більНавпаки, він має охопити усі альтернативи, модише, ніж двох входів може здійснюватись із застофікації і еквівалентні схеми, що відповідають ідеї суванням логічних елементів АБО-НІ з більшим та обсягу цього винаходу, які визначаються навечислом вхідних резисторів, увімкнених між парами деними далі пунктами формули винаходу порогових перемикачів Також, схему декодера можна побудувати, використовуючи для цього ло 21 46076 22 23 46076 24 ДП «Український інститут промислової власності» (Укрпатент) вул Сім'ї Хохлових, 15, м Київ, 04119, Україна (044) 456 - 20 - 90 ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)216-32-71
ДивитисяДодаткова інформація
МПК / Мітки
МПК: H03K 19/20, H03K 19/00
Мітки: халькогенідні, дисплеїв, елементи, формувачів, застосовують, екраном, плоским, схемі, логічні, інтегральні
Код посилання
<a href="https://ua.patents.su/12-46076-integralni-skhemi-formuvachiv-dlya-displev-z-ploskim-ekranom-yaki-zastosovuyut-khalkogenidni-logichni-elementi.html" target="_blank" rel="follow" title="База патентів України">Інтегральні схеми формувачів для дисплеїв з плоским екраном, які застосовують халькогенідні логічні елементи</a>
Попередній патент: Спосіб виявлення фальсифікації столових виноматеріалів і вин
Наступний патент: Пристрій для розпалювання котла з топкою киплячого шару
Випадковий патент: Спосіб ущільнення деформаційного шва залізобетонного облицювання грунтової гідротехнічної споруди