Пристрій аналого-цифрового перетворення

Пристрій аналого-цифрового перетворення, який містить вхідну аналогову шину, шину опорної напруги, аналоговий комутатор, блок вибіркизберігання, схему множення на основу системи числення, схему порівняння, суматор, схему множення, блок керування, вихідну цифрову шину, шину "Пуск", шину "Кінець перетворення", причому вхідну аналогову шину з'єднано з першим інформаційним входом аналогового комутатора, вихід якого з'єднано з входом блока вибірки-зберігання, вихід якого приєднано до входу схеми множення на основу системи числення, вихід схеми множення на основу системи числення приєднано до першого входу схеми порівняння і першого входу суматора, другий вхід схеми порівняння з'єднано з шиною опорної напруги, вихід схеми порівняння з'єднано з вихідною цифровою схемою і першим входом схеми множення, другий вхід якої з'єднано U 2 (19) 1 3 WA 18.1, A 12b Digital-Background-Calibrated Algorithmic ADC wit -90bD THD, 0-7803-5129-0/99, 1999), який містить вхідну аналогову шину, шину опорної напруги, аналоговий комутатор, блок вибірки-зберігання, схему множення на два, схему порівняння, суматор, схему множення, блок керування, вихідну цифрову шину, шину "Пуск", шину "Кінець перетворення" і блок калібрування, причому перший інформаційний вхід аналогового комутатора є аналоговою вхідною шиною, другий інформаційний вхід приєднано до виходу суматора, перший вхід якого з'єднано з виходом схеми множення на два, а другий приєднано до виходу схеми множення, перший вхід якої з'єднано з виходом схеми порівняння, а другий з шиною опорної напруги, керуючий вхід аналогового комутатора підключений до першого виходу блоку керування, перший і другий виходи якого являються відповідно шинами "Пуск" і "Кінець перетворення", другий вихід блоку керування підключено до керуючого входу схеми порівняння, другий і третій входи схеми порівняння підключено відповідно до шини опорної напруги і першого виходу схеми множення на, вихід схеми порівняння під'єднано до входу блоку калібрування, на вхід схеми множення на два подається сигнал з виходу блоку вибіркизберігання, відповідно на вхід якого подається сигнал з виходу аналогового комутатора. Недоліком цього пристрою є низька параметрична надійність перетворення, що обмежує галузь запропонованої моделі. В основу корисної моделі поставлено задачу створення такого пристрою аналого-цифрового перетворення, в якому за рахунок введення нових блоків і зв'язків між ними досягається підвищення параметричної надійності перетворення, що розширює галузь використання пристрою. Поставлена задача досягається тим, що у пристрій аналого-цифрового перетворення, який містить вхідну аналогову шину, шину опорної напруги, аналоговий комутатор, блок вибіркизберігання, схему множення на основу системи числення, схему порівняння, суматор, схему множення, блок керування, вихідну цифрову шину, шину "Пуск", шину "Кінець перетворення", причому вхідну аналогову шину з'єднано з першим інформаційним входом аналогового комутатора, вихід якого з'єднано з входом блоку вибірки-зберігання, вихід якого приєднано до входу схеми множення на основу системи числення, вихід схеми множення на основу системи числення приєднано до першого входу схеми порівняння і першим входом суматора, другий вхід схеми порівняння з'єднано з шиною опорної напруги, вихід схеми порівняння з'єднано з вихідною цифровою схемою і першим входом схеми множення, другий вхід якого з'єднано з шиною опорної напруги, вихід схеми множення з'єднано з другим входом суматора, вихід суматора з'єднано з другим інформаційним входом аналогового комутатора, відрізняється тим, що введено блок калібрувальних сигналів, калібрувальний малорозрядний аналого-цифровий перетворювач, оперативно запам'ятовуючий пристрій і цифровий обчислювальний пристрій, причому блок калібрувальних сигналів з'єднано з третім 55701 4 входом аналогового комутатора, четвертий вхід якого з'єднано з шиною опорної напруги, його керуючий вхід підключено до першого виходу блоку керування, який є шиною «Пуск», вихід аналогового комутатора з'єднано з входом пристрою вибірки-зберігання, вихід якого з'єднано з входом калібрувального малорозрядного аналого-цифрового перетворювача, вихід схеми порівняння з'єднано з першим входом цифрового обчислювального пристрою, інформаційний вихід калібрувального малорозрядного аналого-цифрового перетворювача з'єднано з відповідним входом оперативно запам'ятовуючого пристрою, вихід якого приєднано до другого інформаційного входу цифрового обчислювального блоку, третій вхід якого є керуючим, і з'єднаний з другим виходом блоку керування, і є шиною "Кінець перетворення". На фіг. 1 представлено структурну схему пристрою аналого-цифрового перетворювача, що реалізує запропонований спосіб, на фіг. 2 представлено структурну схему блоку калібрувальних сигналів. Пристрій містить вхідну аналогову шину 12, яку з'єднано з першим інформаційним входом аналогового комутатора 2, на другий, третій і четвертий інформаційні входи якого відповідно подають сигнали із суматора 6, генератора калібрувальних сигналів 1 і шини опорної напруги 11, керуючий вхід якого 13 з'єднано з блоком керування 10, на керуючий вхід аналогового комутатора 2 подається керуючий сигнал «Пуск» 13 з блоку керування 10, вхід генератора калібрувальних сигналів 1 з'єднано з шиною опорної напруги 11, вихід аналогового комутатора 2 з'єднано з входом блоку вибірки-зберігання 3, вихід якої приєднано з входом схеми множення на основу системи числення 4 і калібрувальним малорозрядним аналогоцифровим перетворювачем 7, вихід схеми множення на основу системи числення 4 приєднано до першого входу схеми порівняння 5 і до першого входу суматора 6, на другий вхід схеми порівняння 5 подають сигнал із шини опорної напруги 11, вихід схеми порівняння 5 приєднано до першого входу схеми множення 15 і першим інформаційним входом цифрового обчислювального пристрою 9, другий вхід схеми множення 15 з'єднано з шиною опорної напруги 11, вихід якої з'єднано з входом суматора 6. Вихід суматора 6 з'єднано з другим інформаційним входом аналогового комутатора, вихід калібрувального малорозрядного аналого-цифрового перетворювача 7 з'єднано з входом оперативно запам'ятовуючого пристрою 8, вихід якого приєднано до другого інформаційного входу цифрового обчислювального пристрою 9, керуючий вхід даного пристрою з'єднано з другим виходом блока керування 10, за допомогою шини «Кінець перетворення» 13, вихід цифрового обчислювального пристрою 9 приєднано до вихідної цифрової шини 14. Блок калібрувальних сигналів 1 містить джерело струму 18, перший вивід якого з'єднано з шиною нульового потенціалу 16, другий вивід джерела струму 18 об'єднано з першою клемою ключового елемента 27. Другу клему ключового елемента 27 з'єднано з першою клемою ключового 5 елемента 19, першою клемою ключового елемента 23, першим виводом конденсатора 20, від'ємним входом підсилювача постійного струму 21. Додатний вхід підсилювача постійного струму 21 з'єднано з шиною нульового потенціалу 16, вихід підсилювача постійного струму 21, що є виходом блока калібрувальних сигналів 1, з'єднано з другою клемою ключового елемента 19, другим виводом конденсатора 20. Другу клему ключового елемента 23 з'єднано з першим виводом конденсатора 26 і першою клемою ключового елемента 25. Другу клему ключового елемента 25 з'єднано з шиною нульового потенціалу 16. Другий вивід конденсатора 26 з'єднано з першою клемою ключового елемента 24 і першою клемою ключового елемента 22, другу клему ключового елемента 24 з'єднано з шиною нульового потенціалу 16. Другу клему ключового елемента 22 з'єднано з вхідною шиною 17, вхідну шину 17 з'єднано з шиною опорної напруги 11. Перед початком самокал ібрування по команді блоку керування 10 аналоговий комутатор 2 підключає вихід блока калібрувальних сигналів 1 до входу блоку вибіркизберігання 3, що являється сигналом початку циклу калібрування старшого розряду перетворювача. Пристрій працює наступним чином. Процес самокалібрування здійснюється послідовно від старших розрядів до молодших. З блоку вибіркизберігання 3 сигнал подається на схему множення на основу системи числення 4 і на калібрувальний малорозрядний аналого-цифровий перетворювач 7. З виходу схеми множення 4 сигнал передають на схему порівняння, де порівнюють з величиною опорної напруги 11, якщо вхідний сигнал більший за опорну напругу то старший біт встановлюють в «-1», а опорну напругу віднімають від вхідної напруги помноженої на основу системи числення на суматорі 6, якщо вхідний сигнал менший за опорну напругу то старший біт встановлюють в «1», а опорну напругу додають до вхідної напруги помноженої на основу системи числення на суматорі 6. З виходу суматора 6 сформований сигнал через аналоговий комутатор 2 подають на вхід блоку вибірки-зберігання 3 на новий цикл і визначення наступного молодшого розряду. Паралельно із розглянутим циклом працює калібрувальний малорозрядний аналого-цифровий перетворювач 7. Після на надходження сигналу на його вхід із блоку вибірки-зберігання 3 визначають його величину за допомогою декількох циклів перетворення і за результатами даних перетворень величина сигналу буде визначена шляхом осереднення за співвідношенням: S 1 Kn i 0 m Á iãї -ò , S дану величину передають на вхід оперативно запам'ятовуючого пристрою 8, де зберігатимуться ваги усіх розрядів і похибок. З виходу оперативно запам'ятовуючого пристрою 8 збережені значення передаються на другий інформаційний вхід цифрового обчислювального пристрою 9. У цифровому обчислювальному пристрої до сигналу що над Kn m 55701 6 ходить з схеми порівняння 5 на перший інформаційний вхід вносяться відповідні поправки які надходять з оперативно запам'ятовуючого пристрою 8. Провівши декілька циклів цифровий обчислювальний пристрій 8 розраховує адитивну і мультиплікативну похибку: Ui 1 ' Ui 2 , Ui 2 ' Ui 1 2 Віднявши дані співвідношення автоматично усувається адитивна похибка лінійності: Ui+2-Ui+1= '·Ui+1-Ui. А реальне значення основи системи числення визначають за допомогою співвідношення: Ui 2 Ui 1 . ' Ui 1 Ui Для зменшення розрядності калібрувального малорозрядного аналого-цифровий перетворювача 7 і зменшення похибки квантування необхідно здійснювати процедуру багаторазового калібрування, а результат усереднити за співвідношенням: T Qlk l 1 . r Дані похибки розраховують на цифровому обчислювальному пристрої 9, зберігають в оперативно запам'ятовуючому пристрої 8 і вносять на кожному циклі перетворення. Блок калібрувальних сигналів 1 починає роботу по команді блоку керування 10, на виході блока калібрувальних сигналів 1 починає формуватись аналоговий сигнал Аклб. Блок калібрувальних сигналів 1 являє собою інтегратор на базі операційного підсилювача 21, а також містить джерело струму 18. Для цього по команді блоку керування 10 замикає ключовий елемент 19 і струм зміщення заряджає конденсатор 20. Коли ключовий елемент 19 розмикається, заряд на конденсаторі 20 фіксується і на виході генератора встановлюється постійний рівень напруги. Після розмикання ключового елемента 19 інтегратора блок керування 10 блокує подачу коду з виходу блоку цифрового обчислювального пристрою 9 і розпочинає процес визначення коду сигналу. Для точного визначення ваги розряду що калібрується, по команді блоку керування 10 ключ 27 розмикається і замикаються ключові елементи 22 і 25, конденсатор 26 заряджається. На наступному етапі ключові елементи 22 і 25 розмикаються, а 23 і 24 замикаються, заряд з конденсатора 26 перетікає у конденсатор 20, формуючи нове значення допоміжного сигналу. Причому ємність конденсатора 26 набагато менша за ємність конденсатора 20. Тоді сформований допоміжний сигнал представляють так: C C C C U n j Uon nl 1 k j Uon 1 n 10 , C2 Ci Ci Qk i 0 i 0 7 де j 0, 1 ..., , 55701 C2 . Відношення С1/С2 задає C1 крок зміни допоміжного сигналу, послідовно формуючи необхідну напругу. Після проведення калібрування пристрій переходить у режим основного перетворення, тому калібрувальний малорозрядний аналого-цифровий перетворювач 7 не використовують, а сигнал із аналогової вхідної шини за допомогою аналогово Комп’ютерна верстка В. Мацело 8 го комутатора 2 подають на блок вибіркизберігання 3, схему множення на основу системи числення 4, схему порівняння 5, схему множення 15, суматор 6 і цифровий обчислювальний пристрій 9. При використанні запропонованого способу перетворення відбувається на основі співвідношення: Ui+1=(α+Δ1)·Ui+(1+Δ2)·Bi·Uon. Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601