Перетворювач сонячної енергії в електроенергію змінного струму промислової частоти

Винахід відноситься до електротехніки і може бути використаний в джерелах живлення, що перетворюють постійну напругу від нетрадиційних джерел живлення в змінну синусоїдальну чи квазісинусоїдальну напругу промислової частоти. Відомий "Перетворювач постійної напруги в бага тоступінчасте квазісинусоїдальне" [А.с. СРСР №1415380, МПК-4 Н 02 М 7/5395, БВ-29-88p.]. Новим у перетворювачі є введення блока формування програмних сигналів, що мають вихід коду програмної синусоїди, ви хід тактових імпульсів, вихід н ульового сигналу, ви хід керування полярністю, аналого-цифровий перетворювач, блок порівняння кодів, що має два кодових входи, ви хід пріоритету числа на першому вході, вихід пріоритету числа на другому вході, дві схеми збігу, М блоків керування осередками. Недоліком відомого пристрою є відсутність токового захисту перетворювача, з чого можливий вихід з ладу транзисторів вихідного каскаду при перевантаженнях і коротких замиканнях у навантаженні. Відомий "Інвертор зі східчастою, близької до синусоїди, формою кривої вихідної напруги" [А.с. СРСР №565365, МПК-2 Н 02 М 7/537, БВ-26-77p.], що містить основний перетворюючий осередок із прямокутною вихідною напругою і кілька додаткових перетворюючих осередків, що формують східчасту напругу для добудування синусоїди через підсумовуючій пристрій, з'єднана послідовно з виходом основного осередку, при цьому основний осередок виконаний на тиристорах, а додаткові - на транзисторах, причому сумарна вихідна напруга додаткових осередків на початку і наприкінці кожного напівперіоду вихідної напруги інвертора обраної великим напруги живлення інвертора, крім того, основний осередок виконаний за напівмостовою схемою, а вихід її шун тований двома з'єднаними паралельно тиристорами. Недоліком відомого пристрою є високий рівень напруги вищи х гармонік, генеруємих інвертором. Відомий "Перетворювач постійної напруги в перемінну квазісинусоїдальну східчасту напругу" [А.с. СРСР №1464274, МПК-4 Н 02 М 7/5395, БВ-9-89p.], що містить основний двотактний інвертор, ряд додаткових двотактних інверторів з вихідними трансформаторами і блок керування, причому вхідні виводи кожного додаткового двотактного інвертора з'єднані з вхідними виводами, вторинні обмотки вихідних трансформаторів додаткових двотактних інверторів з'єднані послідовно і включені між одним із вхідних виводів перетворювача й однойменним по полярності вхідним виводом основного двотактного інвертора, другий вхідний вивод якого з'єднаний безпосередньо з іншим вхідним виводом перетворювача, причому ланцюги керування додаткових двотактних інверторів з'єднані з відповідними виходами блока керування, що формує сигнали типу функцій Уолша з номером рівним 4і, де і=1, 2, 3, .... номер для відповідного додаткового двотактного інвертора. Недоліком відомого пристрою є наявність додаткових вихідних трансформаторів, що погіршує масогабаритні показники пристрою. Найбільш близьким по технічній сутності і результату, якій досягається, і обраним як прототип є "Інвертор квазісинусоїдальної напруги" [Висновок про видачу деклараційного патенту України за заявкою № 2002108344, пріоритет від 22 жовтня 2002 р.], що містить вихідний трансформатор, блок керування, двотактні вихідні інвертори, ланцюги керування якими з'єднані з відповідними виходами блока керування, блок керування містить генератор, що задає, імпульсного стабілізатора напруги, пристрій керування вихідним каскадом імпульсного стабілізатора напруги, широтно-імпульсний модулятор імпульсного стабілізатора напруги, формувач модульованих імпульсів керування імпульсного стабілізатора напруги, пристрій токового захисту імпульсного стабілізатора напруги, а двотактні вихідні інвертори виконані у вигляді перетворювача з вихідним трансформатором і з пристроєм керування перетворювачем, крім того, уведені попередній підсилювач потужності імпульсного стабілізатора напруги, перший випрямляч напруги живлення перетворювача, підсилювач потужності імпульсного стабілізатора напруги, другий випрямляч напруги живлення перетворювача, пристрій контролю напруги і параметричний стабілізатор напруги, причому пристрій містить шість двотактні вихідних інверторів, виходи яких підключені до одного вихідного трансформатора. Недоліком прототипу є недосконала схемотехніка пристрою, невисока якість вихідної квазісинусоїдальної напруги і відсутність ряду захистів по перевищенню струму і напруги. Задачею дійсного винаходу є розробка нового інвертора квазісинусоїдальної напруги з досягненням технічного результату - підвищення якості вихідного квазісинусоїдальної напруги і підвищення надійності роботи пристрою в цілому. Поставлена задача досягається тим, що в "Перетворювачі сонячної енергії в електроенергію змінного струму промислової частоти", що містить імпульсний стабілізатор напруги з n-мостовими випрямлячами й інвертор квазісинусоїдальної напруги, причому імпульсний стабілізатор напруги містить двотактний регульований силовий перетворювач із силовим трансформатором і попереднім двотранзисторним підсилювачем, генератор, що задає, виконаний у вигляді функціонального генератора, що складає з генератора трикутних імпульсів, виконаного за схемою інтегратора, і синхронізованого з ним генератора прямокутних імпульсів, виконаного за схемою компаратора, формувач імпульсів керування, виконаний за схемою фазоінвертора і реалізований на цифрових мікросхемах, широтно-імпульсний модулятор, виконаний на операційному підсилювачі, перетворювач зворотного зв'язку, що містить підсилювач зворотного зв'язку на операційному підсилювачі, а інвертор квазісинусоїдальної напруги містить блок керування, двотактні вихідні інвертори, вихідний силовий трансформатор, вихідні ланцюги блока керування з'єднані з відповідними входами двотактних вихідних інверторів, виходи яких навантажені на крайні виводи обмоток вихідного трансформатора, середні виводи якого з'єднані з виходами випрямлячів, входи яких підключені до відповідного виходам імпульсного стабілізатора напруги, при цьому в імпульсний стабілізатор напруги додатково введений пристрій захисту по вихідному струму, пристрій захисту по вхідному струму і перевищенню вихідної напруги і зв'язаний з ним попередній стабілізатор напруги, силовий перетворювач виконаний за мостовою схемою, попередній підсилювач містить проміжний трансформатор, формувач імпульсів керування з'єднаний з виходом пристрою захисту по вихідному струму, на вході перетворювача зворотного зв'язку встановлений мостовий випрямляч напруги зворотного зв'язку, а силовий вихідний трансформатор підключений до блока мостових випрямлячів, при цьому в інверторі квазісинусоїдальної напруги блок керування складається з двох формувачів мережних імпульсів напруги, входи яких підключені до мережі, блока генерації частот, блока контролю фази, блока контролю напруги і блока квантування за часом, входи якого з'єднані з виходами блока генерації частот, вхід якого з'єднаний з виходом першого формувача мережних імпульсів напруги, при цьому вихід другого формувача мережних імпульсів напруги з'єднаний з першим входом блока контролю фази, другий вхід якого з'єднаний з виходом блока контролю напруги, вхід якого з'єднаний з виходом силового трансформатора перетворювача, при цьому двотактні вихідні інвертори виконані у вигляді блока підсилювачів потужності, що включають вісім пар силових транзисторів, базові ланцюги яких з'єднані з відповідними виходами блока квантування за часом, крім того, в імпульсному стабілізаторі напруги пристрій захисту по ви хідному струм у містить вузол мостового випрямляча, вхід якого з'єднаний з виходом трансформатора струму, а ви хід вузла випрямляча з'єднаний із входом вузла, що інвертує, порівняння й установки порога захисту, що представляє собою компаратор, виконаний на операційному підсилювачі, прямий вхід якого з'єднаний із движком потенціометра резистивного подільника напруги, а вихід з'єднаний із входом "S" вузла пам'яті, вхід "R" якого з'єднаний з вузлом установки схеми в нуль, а прямої вихід вузла пам'яті з'єднаний зі схемою імпульсного стабілізатора, а інверсний вихід вузла пам'яті з'єднаний з вузлом індикації "перевантаження", виконаного на транзисторному підсилювальному каскаді зі світлодіодним індикатором, причому вузол пам'яті виконаний на чотирьох логічних елементах "І", а вузол установки схеми в нуль виконаний на послідовно з'єднаних резисторі і конденсаторі, середня крапка яких підключена до входу "R" вузла пам'яті, а пристрій захисту по вхідному стр умі і перевищенню вихідної напруги містить датчик струму з транзистором захисту по стр уму, вузол порівняння, вузол пам'я ті і вихідний вузол, причому вихід вузла порівняння підключено з S-входу вузла пам'яті, до R-входу якого підключений RC-ланцюжок установки в нуль вузла пам'яті, а вихід вузла пам'яті з'єднаний з вихідним вузлом, крім того, вузол порівняння виконаний на транзисторі, база якого через резистор з'єднана з виходом стабілізатора напруги, а колектор з'єднаний з першим входом логічного елемента «И», другий вхід якого з'єднаний з колектором транзистора захисту по струму, при цьому вихід логічного елемента «И» через інвертор з'єднаний з S-входом вузла пам'яті, а вузол пам'яті виконаний на двох логічни х елементах "И" у вигляді RS-тригера, при цьому вихідний вузол виконаний на двокаскадному транзисторному підсилювачі, вхід якого з'єднаний з виходом вузла пам'яті, а вихід - з базою регулюючого транзистора стабілізатора напруги, причому попередній стабілізатор напруги містить регулюючий і керуючий транзистори, L-C-VD-фільтр, вузол керування, при цьому регулюючий транзистор виконаний у вигляді двох складених транзисторів, причому в базовий ланцюг вихідного транзистора включений струмообмежувальний резистор, а вузол керування виконаний у вигляді компаратора, прямий вхід якого з'єднаний з резистивним подільником, включеним у вихідний ланцюг попереднього стабілізатора напруги, у яку також включений параметричний стабілізатор напруги, підключений до входу компаратора, що інвертує, вихід якого через керуючий транзистор підключений до бази регулюючого транзистора, а силовий перетворювач виконаний за мостовою схемою і містить двотактний транзисторний регульований перетворювач із силовим вихідним трансформатором, причому входи попереднього двотранзисторного підсилювача з'єднані зі схемою керування, а виходи навантажені на бази силових транзисторів перетворювача через проміжний трансформатор, причому двотактний транзисторний регульований перетворювач виконаний за мостовою схемою на чотирьох силових транзисторах, ланцюги емітер-база яких зашунтовані діодами, а в базові ланцюги включені струмообмежувальні резистори, при цьому в колекторні ланцюги двох пар силових транзисторів включена первинна обмотка силового вихідного трансформатора, крім того, блок мостових випрямлячів містить вісім силових мостових випрямлячів з фільтрами, що згладжують, на дроселях і конденсаторах і малопотужний мостовий випрямляч з дроселем, інтегральним стабілізатором напруги і конденсаторним фільтром, а в інверторі квазісинусоїдальної напруги формувач мережних імпульсів напруги містить блок безтрансформаторного мостового випрямляча, вхід змінної напруги якого з'єднаний через конденсатори, що гасять, з мережею, а вихід постійної напруги з'єднаний з паралельно включеними конденсатором і стабілітроном, при цьому позитивний полюс мостового випрямляча з'єднаний з резисторним подільником напруги, що з'єднаний із входом компаратора, що інвертує, виконаного на операційному підсилювачі, а прямий вхід компаратора з'єднаний із симетричним діодно-резистивним обмежником, виконаним на двох резисторах і двох паралельно включених діодах, при цьому вихід компаратора через оптронну пари з'єднаний з логічним елементом "виключне "АБО", причому діоди діодно-резистивного обмежника включені між прямим і інверсним входами компаратора, а резисторний подільник напруги містить потенціометр, включений між двома резисторами, при цьому движок потенціометра з'єднаний з інверсним входом компаратора, блок генерації частот містить генератор, що задає, виконаний у вигляді функціонального генератора, що складає з генератора трикутних імпульсів, виконаного за схемою інтегратора, і синхронізованого з ним генератора прямокутних імпульсів, виконаного за схемою компаратора, причому блок генерації частот містить n-блоків, з'єднані послідовно один з одним, а кожний n-блок містить додатково вузол контролю фази, причому вхідна напруга надходить на вхід генератора, що інвертує, трикутних імпульсів і на перший вхід вузла контролю фази, на другий вхід якого надходить вихідна напруга генератора прямокутних імпульсів, а вихід вузла контролю фази з'єднаний із входом наступного n-блока, крім того, вузол контролю фази реалізований на логічному елементі "виключне "АБО", а генератори трикутних і прямокутних імпульсів реалізовані на здвоєному операційному підсилювачі, при цьому блок генерації частот має ви хідні фіксовані частоти - 50Гц, 800Гц і 1600Гц, синфазні з частотою напруги мережі, крім того, блок квантування за часом містить блок початкової установки, вхідний подільник-формувач, виконаний у вигляді тригера, блок синхронізації, розподільника імпульсів, виконаний у вигляді лічильника-подільника, дешифратора, формувача початкової ділянки квазісинусоїдального сигналу, вихідного безконтактного перемикача напівперіодів квазісинусоїдального сигналу, при цьому схема комутації напівперіодів виконана на двох транзисторах, у базовий ланцюг одного з яких включений логічний інвертор, блок початкової установки виконаний у вигляді RC-ланцюжка, блок синхронізації виконаний у вигляді дво х логічних елементів, причому вихід інвертора через RC-ланцюжок підключений до першого входу логічного елемента "І", на другий вхід якого подається напруга мережі, розподільник імпульсів виконаний у вигляді лічильника-дешифратора на дев'ять виходів, деши фратор виконаний шістнадцятиканальним, а його виходи підключені до входів суматора, формувач початкової ділянки квазісинусоїдального сигналу виконаний у вигляді логічних елементів, на входи яких подаються чотири частотних си гнали, синфазних з частотою напруги мережі, суматор виконаний на 16-ти двохвходови х логічних елементах "виключне "АБО", ви хідний безконтактний перемикач напівперіодів квазісинусоїдального сигналу реалізований на 16-ти функціональних групах, кожна з який включає транзистор, базовий ланцюг якого через резистор зв'язаний з відповідним виходом суматора і через діоди, що розв'язують, з відповідними виводами схеми комутації напівперіодів, а частотні сигнали мають три фіксовані частоти - 50Гц, 800Гц і 1600Гц, синфазні з частотою напруги мережі, блок контролю фази містить вузол порівняння й індикатор, причому додатково введені два інвертори, вузол контролю і виконавчий орган, при цьому вузол порівняння виконаний у вигляді логічної схеми "виключне "АБО", а індикатор виконаний у вигляді транзисторного каскаду зі світлодіодним індикатором, крім того, вузол контролю виконаний у вигляді логічної схеми "І", а виконавчий орган виконаний у вигляді транзисторного каскаду з вихідним реле, пристрій контролю напруги включає компаратор, вузол розв'язки, перший і другий випрямлячі, при цьому введені третій випрямляч і перший і другий масштабуючі підсилювачі, виконані на операційних підсилювачах, причому компаратор виконаний у вигляді пристрою порівняння "менше" "більше", крім того, перший випрямляч виконаний у вигляді діодно-конденсаторного безтрансформаторного випрямляча з подвоєнням напруги, з "штучною" середньою крапкою і параметричним стабілізатором, при цьому вхід першого випрямляча підключений до напруги мережі, другий випрямляч виконаний у ви гляді однонапівперіодного випрямляча, вхід якого підключений до напруги мережі, третій випрямляч виконаний у вигляді однонапівперіодного випрямляча, вхід якого підключений до виходу перетворювача напруги, а вузол розв'язки виконаний у вигляді діодної оптопари. Новим у пристрої, що заявляється, є нова схемотехніка побудови перетворювача, що дозволяє значно зменшити масо-габаритні показники пристрою в порівнянні з прототипом за рахунок підвищеної частоти роботи перетворювача і мостового підсилювача потужності квазісинусоїдальної напруги, при цьому введення пристрою контролю напруги і фази дозволяє здійснювати роботу пристрою з видачею перемінного струму промислової частоти в мережу, а наявність пристрою токового захисту дозволяє відключити пристрій без ушкоджень при перевантаженнях і коротких замиканнях у навантаженні. Тому очевидно, що реалізація пристрою, що заявляється, дозволить виконати задачу, поставлену в дійсному винаході, з досягненням технічного результату - підвищення якості вихідної квазісинусоїдальної напруги і підвищення надійності роботи пристрою в цілому. Суттєвими ознаками пристрою, що заявляється, співпадаючими з прототипом, є наступні ознаки: - імпульсний стабілізатор напруги з n-мостовими випрямлячами; - інвертор квазісинусоїдальної напруги; - імпульсний стабілізатор напруги містить: = двотактний регульований силовий перетворювач із силовим трансформатором; = попередній двотранзисторний підсилювач; = генератор, що задає, виконаний у вигляді функціонального генератора, що складається з генератора трикутних імпульсів, виконаного за схемою інтегратора, і синхронізованого з ним генератора прямокутних імпульсів, виконаного за схемою компаратора; = формувач імпульсів керування, виконаний за схемою фазоінвертора і реалізований на цифрових мікросхемах; = широтно-імпульсний модулятор, виконаний на операційному підсилювачі; = перетворювач зворотного зв'язку, що містить підсилювач зворотного зв'язку на операційному підсилювачі; - інвертор квазісинусоїдальної напруги містить: = блок керування; = двотактні вихідні інвертори; = вихідний силовий трансформатор; = вихідні ланцюги блока керування з'єднані з відповідними входами двотактних вихідних інверторів, виходи яких навантажені на крайні виводи обмоток вихідного трансформатора, середні виводи якого з'єднані з виходами випрямлячів, входи яких підключені до відповідного виходам імпульсного стабілізатора напруги. Відмітними від прототипу суттєвими ознаками пристрою, що заявляється, є наступні ознаки: - в імпульсний стабілізатор напруги додатково введені: = пристрій захисту по вихідному струму; = пристрій захисту по вхідному стр уму і перевищенню вихідного напруги; = попередній стабілізатор напруги; = силовий перетворювач виконаний за мостовою схемою; = попередній підсилювач містить проміжний трансформатор; - формувач імпульсів керування з'єднаний з виходом пристрою захисту по вихідному стр уму; - на вході перетворювача зворотного зв'язку встановлений мостовий випрямляч напруги зворотного зв'язку; - силовий вихідний трансформатор підключений до блока мостових випрямлячів; - в інверторі квазісинусоїдальної напруги блок керування складається з: = двох формувачів мережних імпульсів напруги, входи яких підключені до мережі; = блока генерації частот; = блока контролю фази; = блока контролю напруги; = блока квантування за часом; - входи блока квантування за часом з'єднані з виходами блока генерації частот; - вхід блока генерації частот з'єднаний з виходом першого формувача мережних імпульсів напруги; - ви хід другого формувача мережних імпульсів напруги з'єднаний з першим входом блока контролю фази; - другий вхід блока контролю фази з'єднаний з виходом блока контролю напруги; - вхід блока контролю напруги з'єднаний з виходом силового трансформатора перетворювача; - двотактні вихідні інвертори виконані у вигляді блока підсилювачів потужності; - блок підсилювачів потужності включає вісім пар силових транзисторів; - базові ланцюги силових транзисторів з'єднані з відповідними виходами блока квантування за часом. Приватними відмітними від прототипу суттєвими ознаками пристрою, що заявляється, є наступні ознаки: - в імпульсному стабілізаторі напруги пристрій захисту по ви хідному стр умі містить: = вузол мостового випрямляча; = вхід вузла мостового випрямляча з'єднаний з виходом трансформатора струму; = ви хід вузла випрямляча з'єднаний із входом вузла, що інвертує, порівняння й установки порога захисту; = вузол порівняння й установки порога захисту являє собою компаратор, виконаний на операційному підсилювачі; = прямий вхід компаратора з'єднаний із движком потенціометра резистивного подільника напруги; = вихід компаратора з'єднаний із входом "S" вузла пам'яті; = вхід "R" вузла пам'я ті з'єднаний з вузлом установки схеми в нуль ; = прямий вихід вузла пам'яті з'єднаний зі схемою імпульсного стабілізатора; = інверсний вихід вузла пам'яті з'єднаний з вузла індикації "перевантаження"; = вузол індикації "перевантаження" виконаний на транзисторному підсилювальному каскаді зі світлодіодним індикатором; = вузол пам'яті виконаний на чотирьох логічних елементах "І"; = вузол установки схеми в нуль виконаний на послідовно з'єднаних резисторі і конденсаторі, середня крапка яких підключена до входу "R" вузла пам'яті; - в імпульсному стабілізаторі напруги пристрій захисту по вхідному стр умі і перевищенню вихідної напруги містить: = датчик струм у з транзистором захисту по стр уму; = вузол порівняння; = вузол пам'я ті; = вихідний вузол; - вихід вузла порівняння підключений з S-входу вузла пам'яті; - до R-входу вузла пам'яті підключений RC-ланцюжок установки в нуль вузла пам'яті; - вихід вузла пам'яті з'єднаний з вихідним вузлом; - вузол порівняння виконаний на транзисторі, база якого через резистор з'єднана з виходом стабілізатора напруги, а колектор з'єднаний з першим входом логічного елемента "І"; - другий вхід логічного елемента "І" з'єднаний з колектором транзистора захисту по струм у; - вихід логічного елемента "І" через інвертор з'єднаний з S-входом вузла пам'яті; - вузол пам'яті виконаний на двох логічних елементах "І" у вигляді RS-тригера; - вихідний вузол виконаний на двокаскадному транзисторному підсилювачі, вхід якого з'єднаний з виходом вузла пам'яті, а вихід - з базою регулюючого транзистора стабілізатора напруги; - в імпульсному стабілізаторі напруги попередній стабілізатор напруги містить: = регулюючий і керуючий транзистори; = L-C-VD-фільтр; = вузол керування; - регулюючий транзистор виконаний у вигляді дво х складених транзисторів; - у базовий ланцюг вихідного транзистора включений струмообмежувальний резистор; - вузол керування виконаний у ви гляді компаратора; - прямий вхід компаратора з'єднаний з резистивним подільником, включеним у вихідний ланцюг попереднього стабілізатора напруги; - у ви хідний ланцюг попереднього стабілізатора напруги також включений параметричний стабілізатор напруги; - параметричний стабілізатор напруги підключений до входу компаратора, що інвертує; - вихід компаратора через керуючий транзистор підключений до бази регулюючого транзистора; - в імпульсному стабілізаторі напруги силовий перетворювач виконаний за мостовою схемою і містить двотактний транзисторний регульований перетворювач із силовим вихідним трансформатором; - входи попереднього двотранзисторного підсилювача з'єднані зі схемою керування; - виходи попереднього двотранзисторного підсилювача навантажені на бази силових транзисторів перетворювача через проміжний трансформатор; - двотактний транзисторний регульований перетворювач виконаний за мостовою схемою на чотирьох силових транзисторах; - ланцюга емітер-база чотирьох силових транзисторах зашунтовані діодами; - у базові ланцюги чотирьох силових транзисторах включені струмообмежувальні резистори; у колекторні ланцюги двох пар силових транзисторів включена первинна обмотка силового вихідного трансформатора; - в імпульсному стабілізаторі напруги блок мостових випрямлячів містить: = вісім силових мостових випрямлячів з фільтрами, що згладжують, на дроселях і конденсаторах; = малопотужний мостовий випрямляч із дроселем, інтегральним стабілізатором напруги і конденсаторним фільтром; - в інверторі квазісинусоїдального напруги формувач мережних імпульсів напруги містить блок безтрансформаторного мостового випрямляча; - вхід змінної напруги блока безтрансформаторного мостового випрямляча з'єднаний через конденсатори, що гасять, з мережею; - вихід постійної напруги блока безтрансформаторного мостового випрямляча з'єднаний з паралельно включеними конденсатором і стабілітроном; - позитивний полюс мостового випрямляча з'єднаний з резисторним подільником напруги; - резисторний подільник напруги з'єднаний із входом компаратора, що інвертує; - компаратор виконаний на операційному підсилювачі; - прямий вхід компаратора з'єднаний із симетричним діодно-резистивним обмежником; - симетричний діодно-резистивний обмежник виконаний на двох резисторах і двох паралельно включених діодах; - вихід компаратора через оптроную пару з'єднаний з логічним елементом "виключне "АБО"; - діоди діодно-резистивного обмежника включені між прямим і інверсним входами компаратора; - резисторний подільник напруги містить потенціометр; - потенціометр включений між двома резисторами; - движок потенціометра з'єднаний з інверсним входом компаратора; - в інверторі квазісинусоїдальної напруги блок генерації частот містить генератор, що задає; - генератор, що задає, виконаний у вигляді функціонального генератора; - функціональний генератор складається з генератора трикутних імпульсів, виконаного за схемою інтегратора, і синхронізованого з ним генератора прямокутних імпульсів, виконаного за схемою компаратора; - блок генерації частот містить n-блоків; - n-блоки з'єднані послідовно один з одним; - кожний з n-блоків містить додатково вузол контролю фази; - вхідна напруга надходить на вхід генератора, що інвертує, трикутних імпульсів і на перший вхід вузла контролю фази; - на другий вхід вузла контролю фази надходить вихідна напруга генератора прямокутних імпульсів; - вихід вузла контролю фази з'єднаний із входом наступного n-блока; - вузол контролю фази реалізований на логічному елементі "виключне "АБО"; генератори трикутних і прямокутних імпульсів реалізовані на здвоєному операційному підсилювачі; - блок генерації частот має вихідні фіксовані частоти - 50Гц, 800Гц і 1600Гц, синфазні з частотою напруги мережі; - в інверторі квазісинусоїдальної напруги блок квантування за часом містить: = блок початкової установки; = вхідний подільник-формувач, виконаний у вигляді тригера; = блок синхронізації; розподільник імпульсів; = дешифратор; = формувач початкової ділянки квазісинусоїдального сигналу; = вихідний безконтактної перемикач напівперіодів квазісинусоїдального сигналу; - вхідний подільник-формувач виконаний у вигляді тригера; - розподільник імпульсів виконаний у вигляді лічильника-дільника; - схема комутації напівперіодів виконана на двох транзисторах, у базовий ланцюг одного з яких включений логічний інвертор; - блок початкової установки виконаний у вигляді RC-ланцюжка; - блок синхронізації виконаний у вигляді дво х логічни х елементів; - вихід інвертора через RC-ланцюжок підключений у першому входу логічного елемента "І"; - на другий вхід логічного елемента "І" подається напруга мережі; - розподільник імпульсів виконаний у вигляді лічильника-дешифратора на дев'ять виходів; - дешифратор виконаний шістнадцятиканальним; - виходи деши фратора підключені до входів суматора; - формувач початкової ділянки квазісинусоїдального сигналу виконаний у ви гляді логічних елементів; - на входи логічних елементів подаються чотири частотних сигнали, синфазних з частотою напруги мережі; - суматор виконаний на 16-ти двовходови х логічних елементах "виключне "АБО"; - вихідний безконтактний перемикач напівперіодів квазісинусоїдального сигналу реалізований на 16-ти функціональних групах; - кожна з 16-ти функціональних груп включає транзистор, базовий ланцюг якого через резистор зв'язана з відповідним виходом суматора і через діоди, що розв'язують, з відповідними виводами схеми комутації напівперіодів; - частотні сигнали мають три фіксовані частоти - 50Гц, 800Гц і 1600Гц, синфазні з частотою напруги мережі; - в інверторі квазісинусоїдальної напруги блок контролю фази містить = вузол порівняння; = індикатор; = два інвертори; = вузол контролю; = виконавчий орган; - вузол порівняння виконаний у вигляді логічної схеми "виключне "АБО"; - індикатор виконаний у вигляді транзисторного каскаду зі світлодіодним індикатором; - вузол контролю виконаний у вигляді логічної схеми "І"; - виконавчий орган виконаний у вигляді транзисторного каскаду з вихідним реле; в інверторі квазісинусоїдальної напруги пристрій контролю напруги включає: = компаратор; = вузол розв'язки; = перший, другий і третій випрямлячі; = перший і другий масштабуючі підсилювачі; - перший і другий масштабуючі підсилювачі виконані на операційних підсилювачах; - компаратор виконаний у вигляді пристрою порівняння "менше" - "більше"; - перший випрямляч виконаний у вигляді діодно-конденсаторного безтрансформаторного випрямляча з подвоєнням напруги, з "штучною" середньою крапкою і параметричним стабілізатором, при цьому вхід першого випрямляча підключений до напруги мережі; - другий випрямляч виконаний у вигляді однонапівперіодного випрямляча, вхід якого підключений до напруги мережі; - третій випрямляч виконаний у вигляді однонапівперіодного випрямляча, вхід якого підключений до виходу перетворювача напруги; - вузол розв'язки виконаний у ви гляді діодної оптопари. - Між суттєвими ознаками винаходу, що заявляється, і технічним результатом, що досягається, існує наступний причинно-наслідковий зв'язок. Дійсно, нова схемотехніка винаходу, що заявляється, дозволяє значно зменшити масо-габаритні показники пристрою в порівнянні з прототипом за рахунок підвищеної частоти роботи перетворювача. Використання мостового підсилювача потужності квазісинусоїдальної напруги дозволяє суттєво збільшити потужність на виході пристрою. Наявність пристроїв токового захисту - по вхідному і вихідному струмах - значно підвищує надійність роботи пристрою в цілому при перевантаженнях і коротких замиканнях у навантаженні. Захист від перевищення вихідної напруги попереднього стабілізатора дозволяє охоронити могутні транзистори мостового підсилювача потужності імпульсного стабілізатора від пробою і підвищує надійність роботи пристрою в цілому. Уведення пристрою контролю напруги і фази дозволяє здійснювати роботу пристрою не тільки на власні нестатки, але і з видачею перемінного струму промислової частоти в мережу. Винахід ілюстрований наступними кресленнями. На Фіг.1 зображена структурна блок-схема пристрою; на Фіг.2 зображені структурна блок-схема імпульсного стабілізатора і принципова електрична схема блока мостових випрямлячів (далі по тексту БМВ); на Фіг.3 показана принципова електрична схема формувачів мережних імпульсів напруги (далі по тексту - ФМІН-1 і ФМІН-2); на Фіг.4 - те ж, блока генерації частот (далі по тексту - БГЧ); на Фіг.5 і Фіг.6 - те ж, блока квантування за часом ( далі по тексту - БКзЧ); на Фіг.7 - те ж, блока контролю напруги (далі по тексту - БКН); на Фіг.8 - те ж, блока контролю фази (далі по тексту - БКФ); на Фіг.9 показана принципова електрична схема блока 1 (пристрій керування) імпульсного стабілізатора; на Фіг.10 - те ж, блока 2 (пристрій захисту по ви хідному стр уму); на Фіг.11 - те ж, блоків 3 (попередній підсилювач) і 4 (підсилювач потужності); на Фіг.12 - те ж, блока 6 (пристрій захисту по вхідному стр уму і перевищенню вихідної напруги); на Фіг.13 - те ж, блока 5 (попередній стабілізатор напруги), на Фіг.14 показані три графіки напруг, що є присутнім на обмотках трансформатора TV1: на первинній обмотці 1-2 (U1), на вторинних обмотках 3-4 і 910 (U2), а також на вторинних обмотках 5-6 і 7-8 (U3).Розглянемо склад і роботу кожного блока пристрою, що заявляється, причому нумерація елементів кожного блока виконана незалежної від нумерації інших елементів інших блоків. Імпульсний стабілізатор напруги. Імпульсний стабілізатор напруги - перетворює постійну напругу 40-90В від нетрадиційного джерела живлення (далі по тексту - НДХ), наприклад, від сонячних батарей, у постійну напругу 15В для живлення схеми керування інвертора. Крім того, імпульсний стабілізатор напруги (далі по тексту - ІСН) перетворить постійна напруга від НДХ у вісьмох рівнів змінної напруги для живлення блоків ПП1-ПП8 через БМВ. Структурна схема імпульсного стабілізатора складається з наступних функціональних, блоків. Блок 1 - пристрій керування. Структурна схема блока 1 складається з функціонального генератора (далі по тексту - ФГ) 1, формувача імпульсів (формувач модульованих імпульсів керування, далі по тексту - ФМІК) 2, перетворювача зворотного зв'язку (далі по тексту - ПЗЗ) 3. ФГ 1 складається з генератора трикутних імпульсів 4 і генератори прямокутних імпульсів 5. ФГ1 забезпечує інші вузли пристрою, що заявляється, трикутними імпульсами (для роботи ПЗЗ 3 широтноімпульсного модулятора) і прямокутними імпульсами, синхронними з трикутними імпульсами, для роботи тригера ФМІК 2. Синхронний збіг тривалості трикутних імпульсів з періодом прямокутних імпульсів дає можливість розділити імпульси керування транзисторами вихідного каскаду підсилювача потужності (блок 4). ФГ 1 є замкнутою релаксаційною системою, що складається з інтегратора DA 1-1 і компаратора DA 1-2. Постійна часу інтегратора і, отже, частота генеруємих коливань залежать від ємності конденсатора С1, включеного в ланцюг негативного зворотного зв'язку. Напруга з виходу інтегратора DA 1-1 подається на вхід двополярного компаратора DA 1-2 через резистор R3 і, по досягненні порога спрацьовування DA 1-2, полярність напруги на виході компаратора DA 1-2 змінюється на протилежну, і цикл повторюється. Плавне регулювання частоти здійснюється резистором R5. Отже, якщо на виході компаратора DA 1-2 є присутньою позитивна напівхвиля, то на виході інтегратора DA 1-1 - наростання фронту трикутного імпульсу напруги, а при переключенні компаратора DA 1-2 - на виході інтегратора DA 1-1 є присутнім негативний спад трикутного імпульсу. ФМІК 2 складається з тригера 6 і схеми збігу 7. Перший вихід ФГ 1 з'єднаний з першим входом ФМІК 2, виходи якого з'єднані з входами попереднього підсилювача (блок 3). Напруга зворотного зв'язку - Uз.з. із вторинної обмотки вихідного трансформатора TV2 надходить на перший вхід ПЗЗ 3, др угий вхід якого з'єднаний з виходом генератора трикутних імпульсів 4. Вихід ПЗЗ 3 з'єднаний із другим входом ФМІК 2. На третій вхід ФМІК 2 надходить керуюча напруга від блока захисту з струм у (блок 2), а через перемикач SA2 у положенні "Викл." надходить стабілізована напруга, "відключаюча" керуючі сигнали від блока захисту з стр уму. ПЗЗ 3 включає випрямляч напруги зворотного зв'язку, що включає діодний міст VD2-VD5, дросель L1 і конденсатор, що згладжує, С2, що приводить до перетворення двополярного сигналу зворотного зв'язку від трансформатора струму ТС 1 в однополярний сигнал, що надходить на інверсний вхід активного елемента ПЗЗ 3 - компаратора DA1-3, прямої вхід якого через резистор R6 з'єднаний з виходом генератора трикутної напруги DA1-1, а інверсний вхід з'єднаний у потенціометром R11, включеним у резисторний подільник напруги R10, R12, що з'єднаний з перемикаючим контактом перемикача режимів роботи SA1, що має два положення - "мережа" і "внутрішні споживачі". Трикутні імпульси, амплітуда яких стабільна, надходять через буферний резистор R6 на прямий вхід DA1-3. Подільник еталонної напруги на резисторах R10-R12 забезпечують такий коефіцієнт підсилення ПЗЗ 3 на DA 1-3, що необхідний для регулювання коефіцієнта стабілізації імпульсного стабілізатора. Установка вихідної напруги імпульсного стабілізатора Uвих виробляється резистором R11. Вихід компаратора DA 1-3 з'єднаний з першими входами логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2. Як мікросхеми підсумовуючої логіки (логічні елементи DD3-2 і DD3-3 схеми збігу 7 ФМІК 2), що виконує логічну функцію "І-НІ", використовуються мікросхеми DD3-2 і DD3-3 (К561 ЛЕ 10 - трьох трьохвходови х логічного елемента "АБО-НІ"), що працюють у негативній логіці і реалізують функції "І-НІ". Це обумовлено з особливістю цих мікросхем, у яких при наявності логічної "1" на кожнім з її входів, на ви ході з'являється логічний "0", що приводить до режиму відсічення роботи вихідних транзисторів підсилювача потужності імпульсного стабілізатора, і, отже, охороняє ці силові транзистори від виходу з ладу. ФМІК 2 включає також тригер 6, виконаний на мікросхемі DD2, рахунковий вхід якого підключений до виходу генератора прямокутних імпульсів 5, а прямої вихід тригера 6 з'єднаний із третіми входами логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2, причому на DD3-3 подається прямий сигнал з виходу тригера 6, а на DD3-2 подається інверсний сигнал з виходу тригера 6 через інвертор на логічному елементі DD3-1. При цьому інвертор DD3-1 уведений для того, щоб виключити перешкоду, зв'язану з часом затримки переключення тригера 6. При цьому на другі входи логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2 надходить керуюча напруга з виходу блока захисту з струм у чи через перемикач SA2 подається постійна напруга +15 В від параметричного стабілізатора на резисторі R15 і стабілітроні VD1. Виходи логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2 з'єднані з входами попереднього підсилювача імпульсного стабілізатора - чоппера. Повний цикл формування трикутного імпульсу у ФГ 1 відбувається протягом одного періоду прямокутних імпульсів на виході компаратора DA 1-2. Для одержання двохполярних імпульсів керування необхідно розділити на "2" частоту проходження імпульсів з виходу компаратора ФГ 1, щоб у кожен напівперіод отриманих прямокутних імпульсів синхронно входив один цикл трикутних імпульсів з виходу інтегратора DA 1-1 ФГ1. Для цього в схему ФМІК 2 уведений D-тригер DD 2 у режимі розподілу на "2". З виходу DD 2 прямокутні імпульси з частотою перетворення надходять на вхід мікросхеми DD 3, що виділяє імпульси керування позитивної і негативної полярності. Імпульси позитивної полярності формуються на елементі DD 3-3 шляхом підсумовування імпульсів з виходу ПЗЗ 3, що випливають кожні напівперіод частоти перетворення з позитивним напівперіодом частоти перетворення. Елемент DD 3-1 виконує роль інвертора. Інвертовані імпульси необхідні для виділення імпульсів негативної полярності. На виході DD 3-2 виходять негативні імпульси для негативної напівхвилі імпульсного стабілізатора. З виходу DD 3-3 знімають позитивні імпульси, модульовані по ширині для позитивних напівперіодів імпульсного стабілізатора. Блок 2 - пристрій захисту по вихідному стр уму - складається з наступних вузлів, на Фіг.3 вони показані пунктирними лініями. 1. Вузол мостового випрямляча, складається з мостового випрямляча на діодах DV1-DV4, вхід перемінного струму якого підключений до виходу трансформатора струму ТТ 1, що контролює струм навантаження імпульсного стабілізатора напруги, а вихід навантажений на послідовно з'єднані резистори R1 і R2. 2. Вузол порівняння й установки порога захисту, виконаний на операційному підсилювачі DA1 і являє собою компаратор, прямий вхід з'єднаний із движком потенціометра R4, встановленого в послідовному ланцюзі з резисторами R3 і R5, а інверсний вхід компаратора з'єднаний із загальною крапкою з'єднання резисторів R1 і R2, при цьому вихід компаратора з'єднаний із входом "S" вузла пам'яті 4. 3. Вузол установки схеми в нуль, виконаний на послідовно з'єднаних резисторі R6 і конденсаторі СІ, загальна крапка яких з'єднана з входом "R" вузла пам'яті 4. 4. Вузол пам'яті, виконаний на чотирьох логічних елементах "И" DD1-DD4, причому елементи DD1 і DD2 виконані у вигляді інверторів, а на елементах DD3 і DD4 реалізований "Р8"-тригер з інверторами, при цьому вхід "R" вузла пам'яті з'єднаний з вузлом 3, а вхід "S" з виходом вузла 2. Прямий вихід вузла пам'яті з'єднаний зі схемою імпульсного стабілізатора напруги, а інверсний вихід вузла пам'яті з'єднаний із входом вузла індикації "перевантаження" 5. 5. Вузол індикації "перевантаження", виконаний на транзисторному підсилювальному каскаді, що включає транзистор VT1 і резистори R8 і R9, навантаженням якого є світлодіодний індикатор VD1, включений послідовно з струмообмежувальним резистором R10. Блоки 3 і 4 - попередній підсилювач і мостовий підсилювач потужності. Блок 3 являє собою попередній двотранзисторний підсилювач на транзисторах VT1 і VT2, навантажений на первинну обмотку проміжного трансформатора TV1. Блок 4 являє собою мостовий підсилювач потужності на чотирьох транзисторах VT3-VT6, базові ланцюги яких підключені через струмообмежувальні резистори R4-R7 до вторинних обмоток проміжного трансформатора TV1, а переходи база-емітер транзисторів VT3-VT6 зашунтовані діодами VD1-VD4, включеними в зворотному напрямку, стосовно відповідних переходів база-емітер транзисторів VT3-VT6. Колекторні ланцюги транзисторів VT3-VT6 навантажені на первинну обмотку силового вихідного трансформатора TV2. Постійна напруга U-=40-90В, що надходить із сонячних фотоелементів, міняється в залежності від освітленості і величина її не є постійною, тому цю постійну напругу попереднє стабілізують (блок 5). Основною задачею підсилювача потужності є посилення стабілізованої напруги з перетворювача нетрадиційного джерела до значення, необхідного для перетворення в квазісинусоїдальну напругу. До вторинних обмоток TV1 через базові резистори R4-R7 і діоди VD1-VD4 підключені транзистори VT3VT6. Колектори VT3 і VT4, VT5 і VT6 з'єднані між собою відповідно і підключені до первинної обмотки TV2, TV1, VD1-VD4, VT3-VT6, R4-R7 і первинна обмотка TV2 є елементами підсилювача потужності, зібраного за мостовою схемою. Вихід підсилювача потужності підключений до первинної обмотки силового трансформатора TV2. Блок 5 - попередній стабілізатор напруги. Блок 5 призначений для попередньої стабілізації напруги, що надходить на блоки 1-3 і 6, і має прецизійну схему керування, що дозволяє підтримувати ви хідна напруга з точністю до 0,1 В. Причому застосування як регулюючого транзистора складеного транзистора -VT2, VT3 - дозволяє значно збільшити вихідну потужність попереднього стабілізатора. Крім того, блок 5 дозволяє відключити навантаження при надходженні сигналу "перевантаження" від пристрою захисту по вхідному чи струм у при надходженні сигналу перевищення величини вихідної напруги (блок 6). Блок 5 - імпульсний послідовний стабілізатор понижуючого типу - відомий також як стабілізаторпереривач ("чоппер"). Напруга постійного струму від нетрадиційного джерела напруги U==40-90 В перетвориться чоппером у стабілізовану напругу постійного струму 24 В. Чопперна схема пристрою обрана тому, що вона володіє високим кпд (=85%) і стійко працює у великому інтервалі зміни вхідної напруги. При подачі на чопперну схему напруги постійного струму ключ на складених транзисторах VT2 і VT3 знаходиться в провідному стані і починає пропускати струм . Відбувається заряд конденсатора С1 струмом, що проходить через дросель L1, що накопичує енергію. При досягненні напруги, величина якої визначається пристроєм керування, реалізованого на мікросхемі DA1, ключ відключається і розриває ланцюг живлення. Тим самим закінчується період накачування енергії і починається період віддачі енергії, запасеної в дроселі L1 і конденсаторі С1 через діод VD1. При зниженні напруги на конденсаторі С1 до рівня, обумовленого пристроєм керування, ключ знову замикається і процес повторюється. Роль ключа виконують транзистори VT2 і VT3, що включені за схемою Дарлингтона, що доповнена тим, що між емітером VT2 і базою VT3 включений резистор R4. Цей резистор виконує роль струмообмежувального резистора і захищає транзистор VT2 від пробою його переходу колектор-емітер, а транзистор VT3 - від пробою переходу база-емітер. Пристрій керування складається з елемента порівняння DA1, виконаного на прецизійній високочастотній мікросхемі 544 УД 2 А і високочастному транзисторі КТ 605 AM (VT1). Мікросхема DA1 працює в режимі компаратора. Блок 6 - пристрій захисту по вхідному стр уму і перевищенню вихідної напруги. Блок 6 призначений для захисту попереднього стабілізатора напруги - блока 5 - від перевантаження по вхідному стр уму і перевищенню вихідної напруги, що, в остаточному підсумку, дозволяє мати інтегральний захист по вихідній потужності попереднього стабілізатора напруги. Пристрій складається з наступних функціональних вузлів і елементів: 1. Датчик струм у - виконаний на резисторі R2. 2. Транзистор захисту з струму - транзистор VT1, база якого через підстроєчний резистор R3 з'єднана з датчиком струму, а в колекторний ланцюг включене навантаження - резистор R4. 3. Вузол порівняння - виконаний на транзисторі VT2, база якого через резистор R7 з'єднана з виходом стабілізатора напруги, а колектор з'єднаний з першим входом логічного елемента "І" DD1-1, другий вхід якого з'єднаний з колектором транзистора захисту по струму VT1, при цьому вихід логічного елемента "І" DD1-1 через інвертор DD1-2 з'єднаний з S-входом вузла пам'яті 4. 4. Вузол пам'яті - виконаний на двох логічних елементах "І" DD1-3, DD1-4 у вигляді RS-тригера. 5. RC-ланцюжок установки в нуль - виконаний на резисторі R9 і конденсаторі С2, що зашунтований резистором R8. Середня крапка з'єднання R9 і С2 з'єднана з R-входом вузла пам'яті. 6. Вихідний вузол - виконаний на двокаскадному транзисторному підсилювачі VT3 і VT4, вхід якого з'єднаний з виходом вузла пам'яті, а вихід - з базою регулюючого транзистора VT2 попереднього стабілізатора напруги (блок 5). Блок 7 - блок мостових випрямлячів (далі по тексту - БМВ). Блок 7 містить вісім силових мостових випрямлячів МВ1-МВ8 з фільтрами, що згладжують, на дроселях L1-L8 і конденсаторах С1-С8 і малопотужний мостовий випрямляч із дроселем L9, інтегральним стабілізатором напруги DA1 і конденсаторним фільтром на конденсаторах С9 і С10. Усі мостові випрямлячі підключені до відповідних вторинних обмоток силового вихідного трансформатора TV2. На виході силових мостових випрямлячів МВ1-МВ8 присутні відповідно постійні відфільтровані і згладжені постійні напруги +60V, +111V, +159V, +189V, +210V, +225V, +234V і +240V. На виході малопотужного мостового випрямляча є постійна згладжена напруга +15V. Інвертор квазісинусоїдальної напруги. Інвертор квазісинусоїдальної напруги - призначений для перетворення постійної напруги від ІСН у перемінну квазісинусоїдальну напругу для живлення внутрішніх споживачів чи для роботи на мережу з генерацією змінної напруги промислової частоти. Структурна схема інвертора складається з наступних функціональних блоків: Блок керування інвертором (далі по тексту - БКІ) - складається з двох формувачів мережних імпульсів напруги - ФМІН-1 і ФМІН-2, блока генерації частот -БГЧ, блока квантування за часом - БКзЧ, блока контролю фази - БКФ і блока контролю напруги - БКН. Блок підсилювачів потужності (далі по тексту - БПП) - складається з восьми підсилювачів потужності ПП-1...ПП-8, кожний з який складається з двох могутніх вихідних транзисторів VT1-1, VT1-2......VT8-1, VT8-2. Бази цих транзисторів з'єднані з відповідними виходами БКзЧ, а колектори навантажені на відповідні виводи вихідного трансформатора TV3. Вихідний трансформатор TV3 богатообмотковий силовий трансформатор інвертора квазісинусоїдальної напруги. Вісім первинних обмоток із середнім виводам підключені до колекторів транзисторів БПП, а на середні виводами подані відповідні напруги з БМВ. Вторинна силова обмотка TV3 має три вивода - загальний, "внутрішні споживачі" ~ 200V, "у мережу" ~ 440V. Крім того, мається вторинна обмотка зворотного зв'язку, підключена до БКН. Формувачі мережних імпульсів напруги (ФМІН-1 і ФМІН-2) - призначені для одержання прямокутних імпульсів, що відповідають частоті і фазі напруги мережі. ФМІН зібраний на елементах: конденсаторах С1 і С2, мостовому випрямлячі VD1-VD4, стабілітроні VD5 і конденсаторі фільтра С3, параметричному стабілізаторі VD5 на стабілітроні 2С527А (напруга - 27В), на компараторі DA1, оптоелектронної пари VHS 1 (оптронному перетворювачі) і логічному елементі "виключне "АБО" DD1. Блок генерації частот (БГЧ) - призначений для одержання частот, кратних і синфазних частоті живильної мережі. На Фіг.4 пунктирними лініями зображена функціональна схема БГЧ, а суцільними лініями показана принципова електрична схема БГЧ, причому показаний варіант БГЧ, у якому n=5, вхідна напруга має частоту f=50 Гц, а ви хідна синфазна напруга має частоту f=1600 Гц. Структурна схема що заявляється БГЧ складається з n-блоків, з'єднаних послідовно один з одним. Частота вихідної синфазної напруги кожного наступного блока удвічі вище частоти вхідної напруги і кратна частоті живильної мережі. Кожний з n-блоків складається з функціонального генератора і вузла контролю фази. Функціональний генератор є релаксаційною системою, що складається з інтегратора DA 1-1 і компаратора DA 1-2. Постійна часу інтегратора і, отже, частота генеруємих коливань залежать від ємності конденсатора С1 і резистора R3, включених у ланцюг негативного зворотного зв'язку. Напруга з виходу інтегратора DA 1-1 подається на вхід, що інвертує, двополярного компаратора DA 1-2 і, по досягненні порога спрацьовування DA 1-2, полярність напруги на виході компаратора DA 1-2 змінюється на протилежну, і цикл повторюється. Плавне регулювання частоти здійснюється резистором R5. Інтегратор DA 1-1 і компаратор DA 1-2 виконані на мікросхемі ДО574YD2 (здвоєний операційний підсилювач). На мікросхемі DD1 реалізований вузол контролю фази, виконаний на логічному елементі "виключне "АБО". Блок квантування за часом (БКзЧ) - призначений для одержання 32-х імпульсів керування блоками ПП1-ПП8, що здійснюють формування квазісинусоїдальної напруги, що вірогідно відображає синусоїдальну форму сигналу. Для того, щоб одержати квазісинусоїдальну напругу, що вірогідно відображає синусоїдальну форму сигналу, необхідно виконати квантування за рівнем і за часом, тобто необхідно одержати квантування по 32-м рівнях напруги і за часом. Для одержання цих рівнів квантування на схему вузла квантування необхідно подати три напруги різних частот, син хронні з частотою напруги мережі, а саме: f=50Гц - для синхронізації по фазі вихідного сигналу перетворювача, f=800Гц і 1600Гц - щоб одержати початкову 1/4 і кінцеву 3/4 частина синусоїди тимчасового інтервалу для квантування за часом. БГЧ формує напруги цих трьох часто т, син хронні з частотою напруги мережі. Сигнали з БГЧ із частотами f=50Гц, f=800Гц (прямі й інверсні) і f=1600Гц (прямі й інверсні) надходять на входи мікросхем: DD13-1, DD13-2 і DD12-3 (50Гц); DD2-1 (прямі - 800Гц і 1600Гц), DD2-2 (інверсні - 800Гц і 1600 Гц); DD3-2, DD3-4, DD4-2, DD4-4, DD5-2, DD5-4 (прямі – 800Гц); DD3-3, DD4-1, DD4-3, DD5-1, DD5-3, DD6-1 (інверсні - 800ц) відповідно. Напруга 15В зі стабілізатора напруги надходить на блок початкової установки, виконаний у виді RCланцюжка, виконаної на резисторі R1 і конденсаторі С1, з виходу якої сигнал надходить на вхід тригера DD11-2 і DD11-4, а також на вхід логічної схеми "І" DD11-1. Вхідний подільник-формувач виконаний у вигляді тригера синхронізації на мікросхемах DD11-2 і DD114. Блок синхронізації виконаний у вигляді двох логічних інверторів на мікросхемах DD13-1 і DD13-2, причому вихід DD13-1 через RC-ланцюжок на резисторі R2 і конденсаторі С2 підключений до першого входу ло гічного елемента "І" на мікросхемі DD13-2, на другий вхід якого подається напруга мережі частотою 50 Гц. Мікросхеми DD11-DD13 призначені для синхронізації напруги перетворювача з напругою. Розподільник імпульсів виконаний у вигляді лічильника-дешифратора на дев'ять виходів і реалізований на мікросхемі DD1. Дешифратор виконаний шістнадцятиканальним і реалізований на мікросхемах DD3-DD6. Формувач початкової ділянки квазісинусоїдального сигналу виконаний у вигляді логічних елементів DD2-1, DD3-1 і DD2-2, DD6-4, на входи яких подають чотири частотних сигнали, синфазних з частотою напруги мережі - f=800Гц і 1600Гц (прямої й інверсний сигнали), а також сигнали з виходів "0" і "7" лічильника-дешифратора DD1. Виходи DD2-1, DD2-2 і DD3...DD6 приєднані до входів DD7...DD10-cyматору, що формує сходинки напівперіодів квазісинусоїдального сигналу з частотою мережі. Виходи суматора DD7...DD10c 1-го по 16-тий подаються на бази транзисторів VT1-1 VT16-1 функціональних груп 1-8, виходи яких навантажені на могутні транзистори VT1-1, VT1-2 ...VT8-1, VT8-2 вихідних підсилювачів потужності ПП-1...ПП-8 інвертора, що дозволяє одержати потужність вихідного квазісинусоїдального сигналу до 1 квт. Блок контролю фази (БКФ) - дозволяє порівнювати фази двох сигналів з індикацією моменту збігу фаз двох сигналів. Блок порівняння виконаний на логічній схемі "виключне "АБО" DD1-1, на перший вхід якої надходять прямокутні імпульси від ФМІК-1, синхронізовані із напругою мережі, а на другий вхід подається напруга з виходу перетворювача. Перший інвертор DD1-2 виконаний на логічній схемі "І". Індикатор виконаний на транзисторному каскаді VT1, резисторах R1, R2 і конденсаторі С1. У колекторний ланцюг транзистора VT1 включений світлодіодний індикатор VD1, послідовно з яким з'єднаний струмообмежувальний резистор R3. Блок контролю напруги виконаний на логічній схемі "І" DD1-3, на перший вхід якої надходить сигнал з виходу першого інвертора DD1-2, а на другий вхід надходить сигнал з виходу БКН. Виконавчий орган виконаний у вигляді транзисторного каскаду VT2 з вихідним реле Р1, включеним у його колекторний ланцюг. Обмотка реле P1 зашунтована діодом VD2, якій захищає транзистор VT2 від екстратоков і перенапруг при переключеннях обмотки реле P1. У базовий ланцюг транзистора VT2 включений подільник напруги на резисторах R4 і R5, причому резистор R5 зашунтований конденсатором С2 і перемикачем SA1. Блок контролю напруги (БКН) призначений для контролю рівня напруги мережі і генеруємої квазісинусоїдальної напруги і складається з наступних вузлів: першого випрямляча - виконаного у вигляді мережного діодно-конденсаторного безтрансформаторного випрямляча з подвоєнням напруги, з "штучною" середньою крапкою і параметричним стабілізатором, вихідна напруга якого через резистори подана на прямі входи першого і другого масштабуючи х підсилювачів; другого випрямляча - виконаного у вигляді однонапівперіодного мережного випрямляча, напруга з якого подана на резистивний подільник напруги вузла 3, зашунтований конденсатором; першого масштабуючого підсилювача - виконаного на операційному підсилювачі, на прямий вхід якого подана стабілізована напруга мережі через обмежувальний резистор, а на інверсний вхід подана нестабілізована напруга мережі з другого випрямляча, підключеного до регульованого резистивного подільника напруги; третього випрямляча - виконаного у вигляді однонапівперіодного випрямляча напруги перетворювача, а вихідна напруга з третього випрямляча подана на резистивний подільник напруги другого масштабуючого підсилювача; другого масштабуючого підсилювача - виконаного на операційному підсилювачі, на прямий вхід якого подана стабілізована напруга мережі через обмежувальний резистор, а на інверсний вхід подана нестабілізована напруга з третього випрямляча через регульований резистивний подільник напруги; компаратора - виконаного у вигляді схеми порівняння, прямий вхід якої підключений до виходу першого масшабуючого підсилювача, а інверсний вхід підключений до виходу другого масштабуючого підсилювача; вузла розв'язки - виконаного у вигляді діодної оптопари, світлодіод, що випромінює, якої підключений до виходу компаратора, а прийомний світлодіод є виходом пристрою. Розглянемо роботу кожного блока пристрою, що заявляється, причому нумерація елементів кожного блока виконана незалежної від нумерації інших елементів інших блоків. Імпульсний стабілізатор напруги. Робота блока 1. За допомогою перемикача SA1 вибирається один із двох можливих режимів роботи пристрою - у режимі перетворювача імпульсної постійної напруги в постійну напругу (перемикач SA1 знаходиться в положенні "мережа") чи в режимі імпульсного стабілізатора (перемикач SA1 знаходиться в положенні "внутрішні споживачі"). У режимі перетворювача імпульсної постійної напруги в постійну напругу за допомогою подільника R10R12 формуються імпульси "зі сходинкою", що необхідні для нормальної роботи силових транзисторів перетворювача квазісинусоїдальної напруги - далі по тексту ПКСН. Під час формування "сходинки" усі силові транзистори ПКСН працюють у режимі "відсічення", тобто відключені. В інших випадках силові транзистори по черзі попарно переключаються і вся напруга від НДХ перетвориться в напругу живлення ПКСН, величина якого буде залежати від вихідної напруги НДХ, при цьому воно буде змінюватися відповідно зміні напруги НДХ. У режимі імпульсного стабілізатора (перемикач SA1 знаходиться в положенні "внутрішні споживачі") через подільник R10-R12 випрямлена мостовим випрямлячем VD2-VD5 і відфільтрована фільтром L1 і конденсатором С2, напруга зворотного зв'язку керує величиною постійної напруги живлення ПКСН. При збільшенні постійної напруги від НДХ напруга живлення ПКСН падає і навпаки. Отже, джерело живлення переходить у режим стабілізації напруги живлення ПКСН. Для живлення ПКСН використовуються кілька постійних напруг, що утворять рівні квантування по напрузі для формування квазісинусоїдальної напруги. А тому що напруга зворотного зв'язку знімається з додаткової обмотки силового трансформатора, то в кожен визначений момент часу величина цієї напруги зворотного зв'язку відповідає напрузі даного рівню квантування. Таким чином, при замиканні перемикачем SA1 ланцюга зворотного зв'язку з вихідного трансформатора TV2, напруга на виході джерела живлення стабілізується поза залежністю від зміни напруги на вході джерела, що забезпечує на виході перетворювача, до складу якого входить пристрій, що заявляється, квазісинусоїдальну напругу 220В 50Гц. А при роботі на мережу перемикач SA1 замикає ланцюг резисторів R10, R11, R12, що забезпечує формування сходинки, забезпечуючи безпечний режим роботи джерела, вихідна напруга якого залежить від зміни напруги на вході джерела - це забезпечує максимальну віддачу енергії в мережу 220 В 50 Гц. Прямокутні імпульси з виходу DA1-2 надходять на рахунковий вхід тригера DD2, що визначає по якій з обмоток вихідного трансформатора TV2 піде струм. Логічні елементи DD3-2 і DD3-3 схеми збігу 7 ФМІК 2 забезпечують підсумовування імпульсів із тригера DD2 з імпульсами виходу компаратора DD1-3, що повторюються кожні півперіода. На компараторі DA1-3 трикутні імпульси з виходу генератора DA1-1 порівнюються з постійною напругою зворотнього зв'язку чи з фіксованим рівнем формування сходинки. Якщо перемикач SA1 знаходиться в положенні "мережа", ця постійна напруга формує при підсумовуванні з трикутними імпульсами прямокутні негативні імпульси, що займають 90% від тривалості трикутних імпульсів. Якщо перемикач SA1 знаходиться в положенні "внутрішні споживачі", то при напрузі виходу ПКСН 220В+10%, ці імпульси займають 50% від тривалості трикутних імпульсів, за умови, що напруга НДХ складає близько 65В. При зменшенні напруги від НДХ менш 65В зазначені прямокутні імпульси розширюються, отже, сигнал на відкривання вихідних транзисторів підсилювача потужності імпульсного стабілізатора присутній протягом більшого часу, що приводить до зростання напруги на виході імпульсного стабілізатора до норми, незважаючи на зменшення напруги від НДХ на вході імпульсного стабілізатора. При збільшенні напруги від НДХ більш 65В зазначені прямокутні імпульси стають уже, отже, сигнал на відкривання вихідних транзисторів підсилювача потужності імпульсного стабілізатора присутній протягом меншого часу, що приводить до зменшення напруги на виході імпульсного стабілізатора до норми, незважаючи на збільшення напруги від НДХ на вході імпульсного стабілізатора. При замиканні перемикача SA 2 відключається силова частина ПКСН від НДХ, тобто при приєднанні до входів DD3-2 і DD3-3 напруги +15В, на їхніх ви ходах з'являється сигнал логічного нуля, що приводить до відключення вихідних транзисторів підсилювача потужності імпульсного стабілізатора, тобто ці транзистори будуть знаходитися в режимі відсічення. Імпульси керування з виходу логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2 надходять на входи попереднього підсилювача імпульсного стабілізатора (блок 3). При спрацьовуванні пристрою токового захисту, на другі входи логічних елементів DD3-2 і DD3-3 схеми збігу 7 ФМІК 2 надходить сигнал логічної одиниці, тим самим на виходах логічних елементів DD3-2 і DD3-3 установлюється сигнал логічного нуля і виключається попередній підсилювач імпульсного стабілізатора (блок 3). Робота блока 2. Напруга з вторинної обмотки трансформатора струму ТТ1, включеного в первинну обмотку силового вихідного трансформатора TV2, і пропорційного струму силового ви хідного трансформатора подається на випрямляч VD1-VD4. Напруга з VD1-VD4 не фільтрується, тому що обрано швидкодіючий захист, а уведення фільтра приведе до інерційності і затримки часу включення захисту: t = R × C . Випрямлена напруга через подільник R1, R2 подається на інверсний вхід DA1, на прямий вхід якого подається через подільник на R3, R4, R5 стабілізована напруга з виходу попереднього стабілізатора (блок 3). На R4 виставляється рівень спрацьовування захисту з стр уму. DA1 працює в режимі компаратора, з виходу якого сигнал подається на "RS"-тригер DD1-DD4. Через тригер DD1-DD4 подається сигнал, що блокає, на схему керування імпульсного стабілізатора: з'являється "0" на виході DD3 і блокає роботу схеми керування імпульсного стабілізатора напруги. З виходу DD4 напруга подається на базу транзистора VT1, у ланцюг колектора якого включений світлодіод VD1 "перевантаження", що сигналізує про перевищення струму навантаження вище рівня припустимого значення. Робота блоків 3 і 4. Постійна вхідна напруга надходить на вхід імпульсного стабілізатора напруги, до складу якого входить пристрій, і стабілізується попереднім стабілізатором (блоком 5). При подачі напруги живлення схема керування імпульсним стабілізатором (блок 1) виробляє імпульси керування, модульовані по ширині за допомогою перетворювача зворотного зв'язку і широтно-імпульсного модулятора, що входить до складу блока 1. Ці імпульси надходять на попередній підсилювач на транзисторах VT1 і VT2, колектори яких навантажені на первинну обмотку проміжного трансформатора TV1. Транзистори VT1 і VT2 підсилюють позитивні і негативні імпульси, що надходять зі схеми керування, і керують роботою транзисторів підсилювача потужності імпульсного стабілізатора, зібраного за схемою мостового інвертора на транзисторах різної провідності VT3-VT6 і трансформаторі TV2. На Фіг.7 показані графіки напруг на обмотках трансформатора TV1. При надходженні на бази транзисторів VT3 і VT5 позитивних імпульсів керування в моменти часу t2, t 6 і т.д., останні відкриваються і через первинну обмотку трансформатора TV2 протікає струм позитивної напівхвилі імпульсного стабілізатора напруги - від крапки 1 до крапки 2. У такий спосіб формується позитивна напівхвиля вихідної напруги імпульсного стабілізатора. У моменти часу t4 , t 8 і т.д. на бази транзисторів VT3 і VT5 надходять негативні імпульси керування, транзистори VT3 і VT5 закриті, але відкриваються діоди VD1,VD3 і струм протікає через них і, відповідно, через обмотки 3-4 і 9-10 трансформатора TV1 і резистори R4 і R6, при цьому діоди VD1, VD3 захищають переходи б-є транзисторів VT3 і VT5 від зворотної напруги U2. При надходженні на базу транзисторів VT4 і VT6 позитивних імпульсів керування в моменти часу t4, t8 і т.д., останні відкриваються і через первинну обмотку трансформатора TV2 протікає струм негативної напівхвилі імпульсного стабілізатора напруги - від крапки 2 до крапки 1. У такий спосіб формується негативна напівхвиля ви хідної напруги імпульсного стабілізатора. У моменти часу t2, t 6 і т.д. на бази транзисторів VT4 і VT6 надходять негативні імпульси керування і вони закриті, але відкриваються діоди VD2, VD4 і струм протікає через них і, відповідно, через обмотки 5-6 і 7-8 трансформатора TV1 і резистори R5 і R7, при цьому діоди VD2, VD4 захищають переходи б-є транзисторів VT4 і VT6 від зворотної напруги U3. Отже, трансформатор TV2 працює в двотактному режимі, без підмагнічування, по повній петлі гистерезиса. Резистори R4-R7 - буферні - і служать для захисту переходів б-є могутні х транзисторів VT3-VT6. З вторинної обмотки трансформатора TV2 знімається вихідна напруга імпульсного стабілізатора напруги. Використання мостової схеми підсилювача потужності дозволяє одержати вихідну потужність понад 1 квт. Робота блока 5. При включенні чопперної схеми в мережу постійного струму складений ключ VT2, VT3 відкритий зсувом на базу транзистора VT2 через резистор R1. Через дросель L1 заряджається конденсатор С1 і на інверсному вході мікросхеми DA1 з'являється напруга 12 В, стабілізоване стабілітроном VD2 через баластовий резистор R7. На прямому вході мікросхеми DA1 ця напруга продовжує рости, величина його визначається резистивним подільником R8, R8, R10 і пропорційна напрузі на конденсаторі С1, тобто на виході чопперной схеми. Коли напруга на прямому вході DA1 перевищить значення напруги на його інверсному вході, на виході компаратора DA1 з'являється напруга, рівне напрузі на виході чопперної схеми. Це напруга через подільник на резисторах R2, R3 відкриває транзистор VT1. База транзистора VT2 через відкритий транзистор VT1 з'єдн ується з загальним проводом, тому ключ на складених транзисторах VT2, VT3 переходить у замкнений стан і L-C-VD-фільтр відключається від мережі постійного струму. Енергія, запасена в дроселі L1 і конденсаторі С1, надходить у навантаження через розрядний діод VD1. Коли напруга на прямому вході компаратора DA1 стає нижче напруги на його інверсному вході, на виході компаратора з'являється потенціал загального проводу, закривається транзистор VT1 і знову починається процес накачування енергії і цикл повторюється. На виході чопперної схеми встановлюється постійна напруга величиною 24В, що підтримується з точністю до 0,1В при струмах навантаження більш 10А. Робота блока 6. Постійна напруга від нетрадиційного джерела живлення, зокрема, від сонячних батарей, величиною 4090 В, подається на вхід пристрою. Ця напруга стабілізується параметричним стабілізатором на VD1 і резисторі R1, потім згладжується конденсатором С1. RC-ланцюжок установки в нуль, виконана на резисторі R9 і конденсаторі С2, установлює по R-входу вузла пам'яті RS-тригер у ви хідний (нульовий) стан. Пристрій захисту по струм у працює в такий спосіб. Датчик струму, виконаний на резисторі R2, контролює величину струму, що протікає через пристрій. Якщо споживаний струм перевищує значення 0,5 А, то транзистор VT1 починає відкриватися і на резисторі R4 з'являється негативний фронт, що надходить на вхід логічного елемента "І" DD1-1. На виході логічного елемента "І" DD1-1 з'являється позитивний фронт, що надходить на інвертор DD12, негативний фронт із виходу якого встановлює RS-тригер вузла пам'яті в одиничний стан. На виході RS-тригера, з'єднаному з вихідним вузлом з'являється напруга логічного нуля, що відкриває транзистори VT3 і VT4 вихідні вузли. Відкритий транзистор VT4 замикає базу складеного регулюючого транзистора імпульсного стабілізатора VT2 (блок 5) на нульову шину живлення, тим самим відключаючи його від навантаження. Для відновлення нормальної роботи блоків 5 і 6, необхідно відключити їх від живильної напруги, усун ути причину збільшення струму і знову включити напругу живлення. Пристрій захисту по перевищенню вихідної напруги стабілізатора напруги працює в такий спосіб. Якщо напруга на ви ході попереднього імпульсного стабілізатора - блок 5 - перевищить величину 30В, то через подільник напруги на резисторах R6 і R7 відкривається транзистор VT2 і на резисторі R5 з'являється негативний фронт, що надходить на вхід на вхід логічного елемента "І" DD1-1. На виході логічного елемента "І" DD1-1 з'являється позитивний фронт, що надходить на інвертор DD12, негативний фронт із виходу якого встановлює RS-тригер вузла пам'яті в одиничний стан. На виході RS-тригера, з'єднаному з вихідним вузлом, з'являється напруга логічного нуля, що відкриває транзистори VT3 і VT4 вихідні вузли. Відкритий транзистор VT4 замикає базу складеного регулюючого транзистора VT2 попередні імпульсні стабілізатори (блок 5) на нульову шин у живлення, тим самим відключаючи його від навантаження. Для відновлення нормальної роботи блоків 5 і 6, необхідно відключити їх від живильної напруги, усун ути причину збільшення вихідної напруги імпульсного стабілізатора і знову включити напругу живлення. Інвертор квазісинусоїдальної напруги. Робота ФМІН-1 (ФМІН-2). Для оптимального режиму роботи компаратора DA1 формувача його напруга живлення повинна бути прямокутною і симетричною, котру одержують за допомогою двостороннього перетворювача (обмежника), виконаного на елементах - С1, С2, R1, R2, VD6, VD7. Синусоїдальна змінна напруга мережі 220 В надходить на реактивний баластовий опір, виконаний у вигляді конденсаторів С1 і С2, за допомогою яких напруга живлення формувача симетрується відносно "0" синусоїдальної напруги мережі, тому що С1=С2, і на двосторонній обмежник напруги мережі, що симетрується відносно "0" синусоїдальної напруги резисторами R1 і R2 , тому що R1=R2. На С1 і С2 не відбувається розсіювання енергії. Випрямлена за допомогою мостової схеми на діодах VD1-VD4 напруга стабілізується за допомогою стабілітрона VD5. Джерело живлення компаратора DA1 формувача симетричне щодо прямокутних імпульсів, сформованих R1, R2, VD6, VD7, відносно "мнимої" нульові шини формувача на операційному підсилювачі DA1. VD6, VD7 призначені для двостороннього обмежника, щоб сформувати імпульси із синусоїди. Напруга, рівна половині напруги джерела живлення надходить на інверсний вхід DA1, на прямий вхід якого надходять прямокутні імпульси, сформовані двостороннім симетричним обмежником R1, R2, VD6, VD7. Синусоїдальна напруга на DA1 надходить з мережі через обмежник VD6, VD7. Штучна середня крапка живлення мікросхеми DA1 створена резисторами R3, R4 і R5 і служить для забезпечення роботи DA1 як у режимі посилення, так і в режимі компаратора. За допомогою підгінного резистора R4 виконується точний розподіл на дві стабілізовані напруги. На виході DA1, реалізованому на мікросхемі K140YD6A, присутні прямокутні імпульси амплітудою ~ 26В відносно "-" джерела живлення, що через оптронну пару VHS 1, реалізовану на 30D129A, надходять на вхід DD1. Через буферний резистор R6 ці імпульси надходять на світлодіод оптронної пари, що розв'язує напругу мережі - 220 В перемінного струму з входом формувача тривалості періоду імпульсів мережі. Формувач тривалості періоду імпульсів мережі зібраний на DD1. Узгодження фотодіода оптронной пари і входу формувача виконується схемою: R6 - навантаження фотодіода, фотодіод оптронного перетворювача і DD1, що виконує функцію інвертора. Початкова установка формувача здійснюється через логічний елемент "виключне "АБО" DD1, що працює в режимі негативної логіки, що дозволяє скоротити кількість елементів схеми. При роботі формувача на виході DD1 присутні прямокутні імпульси, сфазированні з напругою мережі. Робота БГЧ. Вхідна напруга живильної мережі надходить на вхід інтегратора DA1-1, на виході якого присутні калібровані імпульси трикутної форми, зрушені на 90° щодо вхідних. Ці трикутні імпульси надходять на вхід компаратора, що інвертує, D A 1-2. Отже, якщо на виході компаратора DA 1-2 є присутнім позитивна напівхвиля, то на ви ході інтегратора DA 1-1 - наростання фронту трикутного імпульсу напруги, а при переключенні компаратора DA 1-2 - на виході інтегратора DA 1-1 є присутнім негативний спад трикутного імпульсу. Вхідна напруга живильної мережі також надходить на вхід мікросхеми DD1, другий вхід якої з'єднаний з виходом DA 1-2. На виході DD1 присутні імпульси подвоєної частоти, тобто 100Гц. Таким чином, на базі інтегратора DA1-1, компаратора DA1-2 і вузла контролю фази DD1 побудований підсумовуючий синфазний формувач і помножувач прямокутних імпульсів, що формує імпульси від 50Гц до 1600Гц (при числі блоків n=5). При цьому варто особливо підкреслити, що отримані на виході n-блоків частоти синфазні частоті живильної мережі, що важливо при побудові інверторів квазісинусоїдальної напруги, вихідна напруга яких по частоті і фазі повинна завжди збігатися з частотою і фазою напруги живильної мережі. Робота БКзЧ. При подачі напруги живлення на пристрій відбувається початкова установка вхідного подільникаформувача на мікросхемі DD11 і DD12, що встановлює в нуль лічильник-дешифратор на мікросхемі DD1. Від БГЧ (синхронного помножувача частоти) імпульси з частотами f=50 Гц, f=800 Гц, f=1600Гц надходять на входи БКзЧ, на виході якого формуються 32 імпульсу напруги, послідовно розподілених у часі. Ці імпульси напруги, по черзі надходять на входи підсилювачів потужності ПП-1...ПП-8 інвертора, що по черзі формують чергову сходинку квазісинусоїдальної напруги. Крім того, важливою обставиною, що поліпшує якість напруги на виході інвертора, є те, що початкові ділянки квазісинусоїдального сигналу формуються на підвищеній частоті, тобто число сходинок на початку і наприкінці напівхвилі квазісинусоїдального сигналу значно більше, ніж у середині напівхвилі. Це дозволяє більш точно відтворити на виході інвертора синусоїдальну напругу. А тому що всі часто тні імпульси, подавані на пристрій, синхронізовані з частотою живильної мережі, то вихідна квазісинусоїдальна напруга також синфазна частоті живильної мережі, тобто частота і фаза вихідної квазісинусоїдальної напруги точна відповідають частоті і фазі живильної напруги мережі. Тригер синхронізації на DD11-2, DD11-4 встановлюється в нульовий стан ланцюжком R1, З1 при включенні напруги живлення. На його виході з'являється "0", що запобігає надходження рахункових імпульсів 800Гц на вхід лічильника-дешифратора DD1. При надходженні першого позитивного фронту 50 Гц, сформованого одновібратором на елементах DD13-1, DD13-2, резисторі R2 і конденсаторі С2, тригер синхронізації переходить у "І" стан і на рахунковий вхід DD1 надходить ланцюжок імпульсів 800Гц, синхронних з мережею по позитивній напівхвилі. На виходах DD1 послідовно в часі з'являються позитивні імпульси з тривалістю, рівної періоду частоти 800Гц. Вони надходять на дешифратор DD2, DD3...DD6, де підсумуються з частотними сигналами (прямими й інверсними) 800Гц і 1600Гц, причому на елементах DD2-1, DD3-1 і DD2-2, DD6-2 формуються імпульси для початкової і кінцевої ділянок вихідної квазісинусоїдальної напруги. Крім того, при підсумовуванні на входах деши фратора DD3-2...DD6-1 сигналів з виходів 1-6 лічильникадешифратора DD1 з частотою 800Гц (прямі й інверсні сигнали) на виводах цього дешифратора 3-14 формується послідовний в часі ланцюжок імпульсів, тривалістю періоду частоти 800 Гц. З виходу де шифратора 1-16 імпульси надходять на входи суматора на елементах DD7...DD10, що формує сходинки напівхвиль, підсумовуючи відповідно 1+16, 2+15...8+9 імпульси з виходу деши фратора. Напівхвилі сформованої квазісинусоїдальної напруги комутуються прямокутними імпульсами 50Гц за допомогою схеми комутації напівперіодів на логічному елементі DD12-3 і транзисторах VT1 і VT2. Ці сигнали через діоди, що розв'язують, VD1-1...VD16-1 надходять на бази транзисторів VT 1-1...VT16-1 функціональних груп ФГ-1...ФГ-16. При позитивній напівхвилі на базу транзистора VT1 надходить "0", діоди непарних ФГ закриті і з виходів суматора на бази транзисторів непарних ФГ по черзі надходять імпульси напруги, що відмикають. Транзистори VT1-1...VT15-1 непарних ФГ1...ФГ15 по черзі відкриваються і відкривають, відповідно, транзистори VT1-1...VT8-1 вихідних підсилювачів потужності ПП-1...ПП-8. При цьому по первинних обмотках вихідного трансформатора TV3 інвертора квазісинусоїдальної напруги протікає струм, що формує сходинки позитивної напівхвилі квазісинусоїдальної напруги. При формуванні негативної напівхвилі квазісинусоїдальної напруги на базі транзистора VT2 з'являється сигнал логічного "0", а на базі транзистора VT1 - відповідно, логічної "1". Транзистор VT1 відкривається і перекриває доступ ви хідних сигналів суматора на непарні ФГ, а транзистор VT2 - закритий, тому вихідні сигнали із суматора надходять на бази транзисторів VT2-1...VT16-1 парних ФГ, що по черзі відкриваються і відкривають, відповідно, транзистори VT1-2...VT8-2 вихідних підсилювачів потужності ПП-1...ПП-8. При цьому по первинних обмотках вихідного трансформатора TV3 інвертора квазісинусоїдальної напруги протікає струм, що формує сходинки негативної напівхвилі квазісинусоїдальної напруги. Робота БКФ. Імпульси, пропорційні Uc і імпульси, пропорційні напрузі перемінного струму з перетворювача нетрадиційного джерела, надходять на входи логічного елемента DD1-1, що реалізує функцію "виключне "АБО". Двоїчне число на виході цього елемента є молодшим розрядом суми двоїчних чисел на його входах, тобто при наявності на обох входа х н улів (чи одиниць), на виході присутній н ульовий рівень сигналу. При інших комбінацій вхідних сигналів на ви ході DD1-1 з'являється сигнал логічної одиниці. При збігу частот мережі і перетворювача на виході DD1-1 є присутнім сигнал логічного нуля, що інвертується логічним елементом DD1-2 і сигнал логічної одиниці надходить з виходу елемента DD1-2 на перший вхід логічного елемента DD1-3, що реалізує логічну функцію "І", на другий вхід якої надходить сигнал з УКН. На виході елемента DD1-3 є присутнім сигнал логічної одиниці при наявності одиничних сигналів на його обох входа х. При наявності сигналу на виході DD1-2 через подільник напруги на резисторах R1 і R2 створюється зсув на базі транзистора VT1, що відкривається. При цьому через VT1 протікає струм світло діода VD1, світіння якого вказує на збіг частот і фаз напруг мережі і перетворювача. При цьому перемикач SA1 переводять у положення "Вкл", при цьому зсув, створюваний резисторами R4 і R5, підключеними до виходу логічного елемента DD1-4, відкриває транзистор VT2, що включає реле К1. Реле К1 підключає квазісинусоїдальну напругу з ви ходу перетворювача до промислової мережі, при цьому відбувається генерація напруги в мережу. Робота БКН. Змінна синусоїдальна напруга мережі 220В+10% перетвориться у вузлі 1 у подвоєну напругу мережі, тобто в постійна двополярна напруга 440В, що стабілізується діодами VD5 і VD6 і згладжується фільтром на конденсаторах С2 і С3. "Штучна" середня крапка - земля - утворена з'єднанням загальних крапок стабілітронів VD5 і VD6 і конденсаторів С2 і С3 між собою. Ця двополярна напруга використовується для живлення операційних підсилювачів пристрою. Нестабілізована напруга з другого випрямляча VD2 подається на резистивний подільник напруги, виконаний на резисторах R3, R4 і R5, і з движка потенціометра R4 через обмежувальний резистор R7 подається на інверсний вхід першого масштабуючого підсилювача, виконаного на операційному підсилювачі DA1-1, прямий вхід якого "заземлений" через резистор R6. Вихід DA1-1 через підстроєчний резистор зворотного зв'язку R8 з'єднаний з його інверсним входом, що дозволяє підсилити сигнал, що надходить на DA1-1, і подати його на вхід компаратора. Нестабілізована напруга з третього випрямляча VD1 подається на резистивний подільник напруги, виконаний на резисторах R10, R11 і R12, і з движка потенціометра R11 через обмежувальний резистор R14 подається на інверсний вхід другого масштабуючого підсилювача, виконаного на операційному підсилювачі DA1-2, прямої вхід якого "заземлений" через резистор R13. Вихід DA1-2 через резистор зворотного зв'язку R15 з'єднаний з його інверсним входом, що дозволяє підсилити сигнал, що надходить на DA1-2, і подати його на вхід компаратора. Компаратор виконаний у вигляді схеми порівняння на операційному підсилювачі DA1-3, прямої вхід якої підключений до виходу першого масштабуючого підсилювача, а інверсний вхід підключений до виходу другого масштабуючого підсилювача. При цьому, якщо сіткова напруга нижче напруги перетворювача, то на виході компаратора з'являється сигнал, що надходить на вузол розв'язки. При цьому дозволяється підключення перетворювача до мережі і відбувається генерація напруги в промислову мережу. Вихід компаратора підключений до входу вузла розв'язки, що виконаний у вигляді діодної оптопари VHS1, світлодіод VD7, що випромінює, який підключений до виходу компаратора, а прийомний світлодіод VD8 є виходом пристрою. Розглянемо роботу пристрою, що заявляється. Напруга постійного струму НДХ, подавана із сонячних батарей, і рівна 48-90V подається на імпульсний стабілізатор напруги, що перетворить постійну напругу, що змінюється, від НДХ у кілька рівнів постійної напруги, що необхідні для одержання кожного рівня квантування квазісинусоїдальної вихідної напруги джерела, час квантування яких визначено БКзЧ. З метою захисту з струму мостового підсилювача потужності ІСН передбачений швидкодіючий пристрій захисту по вихідному стр умі 2, що служить для захисту перетворювача ІСН від перевантаження, захищаючи силові трансформатори від перевантажень і у випадку зникнення напруги мережі. Напруга постійного струму НДХ, рівна 48-90V, надходить на пристрій захисту по вхідному струму і перевищенню вихідної напруги 6 і далі на попередній стабілізатор напруги - чоппер 5. Напруга мережі 220В надходить на вхідний перетворювач синусоїдальної напруги - ФМІН-1 - у прямокутні імпульси напругою 15В і частотою мережі з гальванічною розв'язкою за допомогою оптронної пари, вихідний сигнал з якої подається на БГЧ (помножувач частоти) мережі 50Гц до 800Гц і 1600 Гц, що необхідні для роботи БКзЧ - пристрою формування імпульсів, керуючих підсилювачем потужності квазісинусоїдальної напруги БПП. Квазісинусоїдальна напруга з виходу БПП подається на підсилювач - суматор квазісинусоїдальної напруги, виконаний на трансформаторі TV3. Вихідна напруга надходить до споживача на внутрішні нестатки - живлення електроустаткування, висвітлення будинку, при цьому електроенергія в промислову мережу не генерується. У випадку перевищення напруги на виході 4 і при досягнення цієї напруги значення 400В, ця напруга надходить на входи БКН і БКФ - пристроїв контролю напруги і фази, що визначають відповідність фази вихідної напруги і фази мережі, а також перевищення напруги мережі напругою виходу перетворювача, при цьому БКФ підключає перетворювач до мережі на рівнобіжну роботу. При цьому БКН - пристрій контролю напруги передбачає, щоб напруга нетрадиційного перетворювача U » 400В U = 220В була більше напруги мережі, тобто перетв орювача , а c . Тільки в цьому випадку, коли Uпр > Uс , відбувається генерація напруги в мережу промислового струму. Якщо напруга перетворювача дорівнює, чи трохи нижче напруги мережі і не менш 180В, то в цьому випадку перетворювач працює на власні нестатки, тобто на внутрішні споживачі. Таким чином, розглянута принципова схема пристрою, що заявляється, показує один з методів побудови перетворення сонячної енергії в енергію електричного струму промислової частоти з генерацією її в промислову мережу, або при невеликій освітленості, вироблення електричної енергії для енергопостачання власних (внутрішні х) споживачів. Таким чином, на підставі вищевикладеного можна зробити висновок, що задача, поставлена в дійсному винаході - розробка нового інвертора квазісинусоїдальної напруги - виконується з досягненням технічного результату - підвищення якості вихідної квазісинусоїдальної напруги і підвищення надійності роботи пристрою в цілому. Комп’ютерна верстка Р. Підписне Тираж 38 прим. Ціхановський Міністерство освіти і науки України Державний департамент інтелектуальної власності, Львівська площа, 8, м. Київ, МСП, 04655, Україна ДП “Український інститут промислової власності”, вул. Сім’ї Хо хлових, 15, м. Київ, 04119