Напівпровідниковий чіп з поверхневим покриттям

1 Напівпровідниковий чіп, який містить схеми (ТІ, Т2), реалізовані у щонайменше одному шарі напівпровідникової підкладки (1) і розміщені у щонайменше одній функціональній групі, а також доріжки живлення і сигнальні доріжки (VH, \/ж, СД1, СД2), розміщені над схемами у щонайменше одному з'єднувальному рівні (3), який відрізняється тим, що у щонайменше одному з'єднувальному рівні (3) над щонайменше однією групою схем доріжки живлення і сигнальні доріжки (VH, \/ж, СД1, СД2) мають якомога більшу ширину, так що відстань між двома доріжками максимум удвічі більша від мінімальної відстані, що може бути реалізована даним рівнем технології 2 Напівпровідниковий чіп за п 1 , який відрізняється тим, що ширина доріжок (VH, \/ж, СД1, СД2) розрахована таким чином, що відстань між двома доріжками в основному відповідає мінімальній відстані, що може бути реалізована даним рівнем технології Винахід стосується напівпровідникового чіпа, який містить схеми, реалізовані у щонайменше одному шарі напівпровідникової підкладинки і розміщені у щонайменше одній функціональній групі, а також доріжки живлення і сигнальні доріжки, розміщені над схемами у щонайменше одному з'єднувальному рівні Такий напівпровідниковий чіп відомий з європейського патенту ЕР 0 378 306 А2 В ньому перша група схем розміщена у захищеній зоні, а друга група схем розміщена у незахищеній зоні Захист першої зони здійснено за допомогою електропровідного шару, розміщеного поверх рівня міжз'єднань Цей електропровідний шар електрично з'єднаний з групою схем, причому, нормальне функціонування групи схем можливе лише поки захисний шар неушкоджений Перша група схем містить мікропроцесор, а також придані йому периферійні схеми, такі, як запам'ятовувальні пристрої (ЗП) і логічну схему передачі У ЗП може міститися секретна інформація Може бути передбачено також, що мікропроцесор має спеціальну структуру, особливо придатну для виконання захисних функцій Завдяки електропровідному шару, неушкодженість якого постійно перевіряється, усувається можливість шпигування, наприклад, за допомогою растрового електронного мікроскопа під час роботи схеми Правда, для формування цього електропровідного шару необхідна додаткова технологічна операція під час виготовлення чіпа Крім того, необхідні ВІДПОВІДНІ схеми для виявлення ушкодження електропровідного шару Тому задачею винаходу є розробка напівпровідникового чіпа, вільного від вказаних недоліків Згідно з п 1 формули винаходу, задача вирішена за рахунок того, що у напівпровідниковому ЧІПІ зі вказаними родовими ознаками у щонайменше одному з'єднувальному рівні над щонайменше однією групою схем доріжки живлення і сигнальні доріжки мають якомога більшу ширину, внаслідок чого відстань між двома доріжками дорівнює максимум ПОДВІЙНІЙ мінімальній відстані, що може бути реалізована за даного рівня технології У вдосконаленому варіанті винаходу відстань між двома доріжками дорівнює мінімальній відстані, що може бути реалізована за даного рівня технологи При цьому суттєвим є те, що відстань між доріжками вздовж найбільших частин доріжок мінімальна або максимум удвічі більша від мінімальної Завдяки такій малій відстані між доріжками, з одного боку, поверхня чіпа майже повністю покрита і без того потрібним електропровідним з'єдну о ю со ю 00 ю 58535 вальним шаром і захищена від оптичного, також від електронно-оптичного дослідження 3 іншого боку, видалення доріжок на великій площі з метою оптичного дослідження поверхні привело б до припинення функціонування схем без необхідності застосування додаткових схем детектування ушкоджень Лише точкове видалення доріжок, наприклад, з метою відокремлення частини схем, також неможливе, оскільки, внаслідок малої відстані між доріжками могло б відбутися їх зварювання Розширення доріжок здійснюють при проектуванні топології напівпровідникового чіпа При цьому спочатку максимально широкими виконують доріжки маси, щоб забезпечити якомога кращий ємнісний зв'язок маси з підкладинкою, а також низькоомне живлення при мінімальному зв'язку інших сигнальних доріжок між собою Наступним кроком є розширення доріжок живлення Лише після цього розширюють сигнальні доріжки, щоб забезпечити якомога слабший зв'язок сигнальних доріжок між собою Розширення доріжок у щонайменше одному з'єднувальному рівні здійснюють принаймні над критичними щодо безпеки частинами схеми, такими як запам'ятовувальні пристрої для секретних кодів, чи спеціальні кодувальні схеми Одначе, доцільним є розширення доріжок на всій поверхні чіпа, щоб не давати зловмиснику жодних свідчень проте, де розміщені критичні щодо безпеки частини схеми В разі наявності кількох з'єднувальних рівнів різні групи схем можна прикрити у різних рівнях, причому, можливі перекриття Крім того, в разі кількох з'єднувальних рівнів можна передбачити кількаразове повне прикриття схем без додаткових витрат Нижче винахід детальніше пояснюється на прикладі здійснення винаходу з використанням фігур На них зображено фіг 1 схематичне зображення поперечного перерізу напівпровідникового чіпа з одним рівнем схем і з'єднань, фіг 2 фрагмент рівня з'єднань згідно з рівнем техніки, фіг 3 той самий фрагмент рівня з'єднань згідно ФІГ.1 УМ C/J2 31 СД1 з винаходом На перерізі згідно з фіг 1 зображено напівпровідникову підкладинку 1 р-типу, у якій для прикладу реалізовано інвертор, що має комплементарну структуру «метал-окисел-напівпровідник» (КМОН = CMOS) Він утворений п-канальним транзистором Т1 і р-канальним транзистором Т2 Над активним шаром підкладинки 1 розміщений ізолюючий шар 2, виконаний найчастіше із оксиду кремнію Над цим ізолюючим шаром 2 розміщений з'єднувальний рівень 3 Він складається із доріжок маси VH, доріжок живлення У ж і сигнальних доріжок СД1, СД2 Для реалізації КМОН-швертора зона витоку В1 n-канального транзистора Т1 крізь ізолюючий шар 2 з'єднана з доріжкою маси VH Зона стоку С1 n-канального транзистора Т1 і зона стоку С2 рканального транзистора Т2 крізь ізолюючий шар 2 з'єднані між собою сигнальною доріжкою СД1 Зона витоку В2 р-канального транзистора Т2 з'єднана з доріжкою живлення Уж В ізолюючому шарі 2 розміщені затвори 31 і 32, з'єднані сигнальною доріжкою СД2 Над з'єднувальним рівнем 3 зазвичай розміщують ще один захисний шар у формі пасивувального шару 4 Хоча на фіг 1 зображено лише один активний шар і один з'єднувальний рівень 3, винахід може бути реалізований також і в разі кількох активних шарів і/або кількох рівнів з'єднання На фіг 2 зображено фрагмент з'єднувального рівня згідно з рівнем техніки Видно, що між доріжками є значні проміжки, крізь які за певних обставин оптичним способом може бути визначена розміщена під доріжками структура На противагу цьому, на фіг 3 зображений фрагмент з'єднувального рівня згідно з винаходом, у якому всі доріжки розширені настільки, що між ними запишається мінімальна відстань, що може бути реалізована даним рівнем технології Завдяки цьому, по-перше, більше не можливе оптичне дослідження структури схеми під з'єднувальним рівнем, а, по-друге, при спробі видалення доріжок відбувається зварювання окремих доріжок і утворюється коротке замикання між ними Повне видалення доріжок веде до припинення функціонування розміщених під захисним шаром схем 58535 Комп ютерна верстка Е Гапоненко Підписано до друку 05 09 2003 Тираж39 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності Львівська площа 8 м Київ МСП 04655 Україна ТОВ Міжнародний науковий комітет вул Артема 77 м Київ 04050 Україна