Спосіб одержання структур арсеніду галію для інтегральних схем на основі польових транзисторів шотткі
Номер патенту: 18621
Опубліковано: 25.12.1997
Автори: Плахотка Лариса Степанівна, Воронін Валєрій Олександрович, Губа Сергій Констянтинович
Формула / Реферат
Способ получения структур арсенида галлия для интегральных схем на основе полевых транзисторов Шоттки, включающий последовательное выращивание в едином технологическом цикле на полуизолирующей подложке арсенида галлия высокоомного буферного слоя методом газофазного осаждения из смеси, содержащей трихлорид мышьяка с водородом, с использованием источника галлия, активного слоя -типа проводимости и контактного слоя -типа проводимости, отличающийся тем, что выращивание высокоомного буферного слоя проводят путем трех-четырехкратного последовательного наращивания нелегированных областей, при температуре осаждения 690 ± 10°C, каждая из которых состоит из двух подслоев, нижний из которых выращивают при потоке трихлорида мышьяка с водородом 250 - 350см3/мин при температуре источника галлия 780 ± 5°C, а верхний подслой выращивают с использованием дополнительного потока газообразного мышьяка и водорода величиной 50 - 100см3/мин при той же температуре источника галлия, при этом каждый подслой выращивают толщиной не более 0,14мкм.
Текст
Изобретение относится к технологии полупроводниковых материалов и может быть использовано для получения многослойных гетероструктур на основе арсенида галлия, используемых при создании СВЧ-приборов. Наиболее близким к заявляемому техническому решению является способ изготовления эпитаксиальных структур на арсениде галлия в проточном реакторе с использованием соединений галлия и мышьяка. Этот способ включает последовательное выращивание в едином технологическом цикле на полуизолирующей подложке высокоомного легированного буферного слоя и промежуточного нелегированного слоя толщиной 0,07 0,2мкм, активного слоя -типа проводимости и контактного слоя -типа проводимости. Интегральные схемы на основе полевых транзисторов Шоттки, изготовленные на этой структуре, имеют нестабильные электрофизические параметры, низкую воспроизводимость параметров по поверхности пластины. Это возникает при взаимной диффузии легирующи х компонентов буферного и активного слоев, вблизи границы раздела формируются дополнительные электронные уровни, распространяющиеся в активную область, диффузия приводит к возникновению кратко- и долговременных механизмов дрейфа, а причиной разброса параметров по площади выращенного активного эпитаксиального слоя является неравномерное распределение плотности дислокаций на самой подложке. В основу изобретения поставлена задача создания способа получения структур арсенида галлия для интегральных схем на основе полевых транзисторов Шоттки, в котором путем устранения неравномерного распределения плотности дислокаций на подложке повышается стабильность характеристик приборов улучшаются электрофизические параметры структур. Поставленная задача решается тем, что в способе получения структур арсенида галлия, включающем, последовательное выращивание в едином технологическом цикле на полуизолирующей подложке арсенида галлия высокоомного буферного слоя методом газофазного осаждения из смеси, содержащей трихлорид мышьяка с водородом, с использованием источника галлия, активного слоя -типа проводимости и контактного слоя -типа проводимости. Согласно изобретению выращивание высокоомного буферного слоя проводят путем 3 4 х кратного последовательного выращивания нелегированных областей при температуре осаждения 690 ± 10°C, каждая из которых состоит из двух подслоев, нижний из которых выращивают при потоке трихлорида мышьяка с водородом 250 350см 3/мин при температуре источника галлия 780 ± 5°C, а верхний подслой выращивают с использованием дополнительного потока газообразного мышьяка и водорода величиной 50 - 100см 3/мин при той же температуре источника галлия, при этом каждый подслой выращивают толщиной не более 0,14мкм. Способ получения структур осуществляют следующим образом. Последовательно выращивают в едином технологическом цикле на полуизолирующей подложке арсенида галлия высокоомного буферного слоя путем изменения скорости потоков в водороде от 0 до 250см 3/мин и в водороде от 50 до 300см 3/мин, затем активный слой -типа проводимости и контактный слой -типа проводимости. Пример конкретного выполнения. Получают стр уктуры с заданным неоднородным профилем по стехиометрии, содержащие чередующиеся пары концентраций уровней и Суммарная заданная толщина буферного слоя равна 1мкм, толщина каждой области порядка 0,14мкм. В эпитаксиальную установку С2877 подают водород, включают печь и выводят ее в рабочий температурный режим (температура источника 780°C, зоны роста 690°C). Через шлюзовое устройство на пьедестале устанавливают подложку марки АГПЧ-2 12 - 18/100/, затем пьедестал помещают в зону роста. По достижении подложками температуры 690°C с помощью программы производят пуск ростовой и регулирующей парогазовой смеси и наращивают эпитаксиальные структуры, управляя концентрацией глубоких уровней Для. получения в подслое концентрации глубоких уровней равной 1012 скорость потока составляет 250 350см 3/мин, регулирующий канал закрыт, для получения второго подслоя концентрации глубоких уровней 1014 - 50 - 100см 3/мин регулирующий канал пропускает смесь - 200см 3/мин. По окончании роста производится продувка реактора водородом и разгрузка. После осаждения буферного слоя создается активный слой и контактный слой. Для этого в реактор дополнительно подается легирующий компонент для получения активного слоя толщиной 0,25 - 0,3мкм и Далее осаждают активный слой. Буферный слой создается для снижения и выравнивания плотности дислокаций, существующи х в стандартных полуизолирующи х подложках нелегированного от центра к периферии в пределах 3 × 105см -2 до 5 × 103см -2 и концентрации глубоких центров. В высокоомном буферном слое создаются потенциальные барьеры, являющиеся геттерами электрически активных дефектов и примесей, диффундирующи х из подложки в активные слои, что оказывает влияние на вольт-амперные характеристики создаваемых приборов. Таким образом, потенциальные барьеры буферного слоя получаются не за счет создания чередующи хся пар уровней с различной концентрацией носителей заряда, достигаемых легированием, а за счет создания потенциальных барьеров подслоев путем изменения стехиометрии нелегированного Подслои нелегированного получают в эпитаксиальном реакторе проточного типа за счет попеременного изменения соотношения компонентов и и газовой смеси. В таблице приведены технологические параметры процесса для пяти экспериментов при крайних и средних значениях потоков и электрофизические параметры получаемых при этих значениях структур. Наилучшие результаты достигнуты при скоростях по параметрам согласно изобретению. Измерения концентрации глубоких уровней производились на установке ДLTS. Изменяя режим роста II подслоя высокоомного буферного слоя, технология роста активного и контактного слоя оставалась неизменной. Изготовлены, тест-образцы, коэффициенты шума которых были определены измерителем характеристик шума Х5 - 37. Измерения коэффициента шума производились при частоте 10,5ГГц. Предполагается повышение стабильности характеристик приборов и воспроизводимости параметров на 8 - 10%.
ДивитисяДодаткова інформація
Назва патенту англійськоюMethod for obtaining gaas structures for integral circuits on the base of unipolar transistors schottky
Автори англійськоюHuba Serhii Kostiantynovych, Voronin Valerii Oleksandrovych, Plakhotka Larysa Stepanivna
Назва патенту російськоюСпособ получения структур арсенида галлия для интегральных схем на основе полевых транзисторов шоттки
Автори російськоюГуба Сергей Констатинович, Воронин Валерий Александрович, Плахотка Лариса Степановна
МПК / Мітки
МПК: H01L 21/18
Мітки: одержання, галію, польових, основі, спосіб, структур, транзисторів, арсеніду, інтегральних, шотткі, схем
Код посилання
<a href="https://ua.patents.su/2-18621-sposib-oderzhannya-struktur-arsenidu-galiyu-dlya-integralnikh-skhem-na-osnovi-polovikh-tranzistoriv-shottki.html" target="_blank" rel="follow" title="База патентів України">Спосіб одержання структур арсеніду галію для інтегральних схем на основі польових транзисторів шотткі</a>
Попередній патент: Клейова композиція
Наступний патент: Пристрій для витягання порожнистих деталей з корпусу
Випадковий патент: Спосіб формування покриттів zno/tio2 на сплавах титану